Pulksteņa analizators ir pulksteņa loģikas vizualizācijas, analīzes un verifikācijas rīks. Izmanto pirms CTS pulksteņa analīzē un pulksteņa koka verifikācijā pēc CTS, tas palīdz dizaineriem izprast pulksteņa izplatīšanos un topoloģiju un apvienot punktus, lai atkļūdotu pulksteņa koka problēmas, šķiploku grupas un jebkurus režīma konfliktus.
Pulksteņa analizators ģenerē detalizētu pulksteņa arhitektūras, pulksteņa loģikas, pulksteņa topoloģijas un viļņu formas vizuālo diagrammu, palīdzot izprast pulksteņa izplatīšanos visā SOC un spēju vienkāršot pulksteņa diagrammu ērtai lasāmībai. Dizaineri var izpētīt pulksteņa loģiku, nosakot pulksteņa mijiedarbību, pulksteņa koka izņēmumus, šķipu grupas, režīmu konfliktus vai citu šādu informāciju.
Pulksteņa analizators palīdz RTL un ieviešanas inženieriem ar pulksteņa dizainu, lai samazinātu atkļūdošanas laiku, lai izprastu pulksteņa tīkla topoloģiju. Īstenošanas inženieri var definēt CTS laika ierobežojumus, lai novērstu CTS iterācijas.
Nodrošina iespējas pārbaudīt CTS ieviešanu visos enerģijas domēnos, balansēšanas problēmas, KDR, pulksteņa koka izņēmumus, režīmu konfliktus un jebkura SDC, kas saistīta ar CTS, validāciju.
Analizējot pulksteņa tīkla filiāles, Clock Analyzer spēj noteikt un optimizēt pulksteņa tīkla neatkarīgo filiāļu šķibo grupēšanu, lai samazinātu pulksteņa tīkla platību, jaudu, kā arī sastrēgumus.