Skip to main content
Šī lapa tiek parādīta, izmantojot automātisko tulkošanu. Tā vietā skatīt angļu valodā?

FPGA dizains

Vai jūsu FPGA dizaina plūsma ir gatava jaunajai dizainu klasei, kas vērsta uz jaunākajiem sarežģītajiem FPGA? Vai jūs cīnāties ar punktu rīkiem, kas nedarbojas kopā? Vai jūs varat sasniegt savus QoR mērķus vēlamajā budžetā? Vai jūsu PCB un FPGA komandas var sadarboties, lai sasniegtu vispārējos sistēmas ierobežojumus?

Siemens EDA pilnīgā FPGA dizaina plūsma

Siemens EDA FPGA dizaina risinājumi nodrošina integrētu FPGA dizaina ierakstu, sintēzi, verifikāciju, ekvivalences pārbaudi un PCB dizaina platformu, kas paātrina FPGA dizainu no izveides līdz dēlim, ievērojot dizaina QoR mērķus un sistēmas ierobežojumu prasības.

Plūsmas diagramma, kas ilustrē Siemens FPGA projektēšanas plūsmas procesu.
Tendences un tehnoloģijas

Jauna FPGA dizainu un metodiku klase

FPGA arvien vairāk tiek izmantoti strauji augošos tirgus segmentos (piemēram, 5G, ML un AI) un drošībai kritiskās/augstas uzticamības dizainos. Šai dizainu klasei ir jāizmanto jaunākas metodoloģijas, piemēram, HLS vai SEE mazināšana. Turklāt tas rada izaicinājumus atkļūdošanu un pārbaudīt šos lielos dizainus.

Drošs un uzticams FPGA dizains

Drošībai kritiskām konstrukcijām Precision Hi-Rel nodrošina neveiksmes drošus mehānismus (noteikt, maskēt, mazināt), lai samazinātu vieglu kļūdu rašanās un izplatīšanās varbūtību starojuma, vibrācijas vai citu vides apstākļu dēļ.

Paātrināt C ++/SystemC dizainu uz FPGA

Cieša integrācija un labāka aritmētiskā operatora novērtēšana starp Catapult un Precision FPGA Synthesis rīku ir izšķiroša nozīme, lai sasniegtu optimālu QoR un ātrāku laiku C++/SystemC dizainu slēgšanas projektēšanai.

Vai vārtu līmeņa simulācija ir pārāk lēna?

Integrācija starp FormalPro un Precision FPGA Synthesis rīku nodrošina ātrāku sintezēto vārtu līmeņa tīkla saraksta pārbaudi pret zelta RTL dizainu ar sarežģītiem DSP un RAM.