Pārskats
Ķēdes dizains
Analoga jauktā signāla projektēšanas plūsma, kas nodrošina dizaina uztveršanu, simulācijas iestatīšanu, palaišanu un rezultātu analīzes pārbaudi.<br/><br/>
GALVENĀS iezīmes
Custom IC Design uztveršana
S-Edit palielina produktivitāti, vienlaikus apstrādājot vissarežģītākos IC dizainus. Kad shēma ir izveidota, var iestatīt, palaist un analizēt nepieciešamos analogās jauktās simulācijas palaišanas darbus. Tad izkārtojuma procesa vadīšanai var izmantot shematisku vadītu izkārtojumu.
Apstrādā jūsu vissarežģītākos pilnībā pielāgotus dizainus
- Vietējais pakalpojumā OpenAccess
- Vairāki skati vienā šūnā, lai atbalstītu analogo jauktu signālu dizainu, tostarp: SPICE, shematic, Verilog, Verilog-A, layout, Verilog-AMS, VHDL un VHDL-AMS skati
- Paātrina shēmas un izkārtojuma procesu, izmantojot SDL un ECO
- Atbalsta vairāk nekā 180 PDK no vairāk nekā 30 lietuvēm
- Pilnībā skriptējams un paplašināms, izmantojot TCL/tk komandvalodu
Pilnībā pieejama shematiska uztveršanas vide
- Uzlabots masīvu un kopņu atbalsts
- Atbalsts mantotiem savienojumiem
- Salīdziniet divas shēmas un vizuāli parāda atšķirības
- Krusteniskā zonde starp shēmu, izkārtojumu un Calibre LVS pārskatu ar tīkla/ierīces izcelšanu
- Konfigurējamas shematiskas elektrisko noteikumu pārbaudes (ERC)
- Integrācija ar pārskatīšanas kontroles rīkiem
- Pieejams gan Linux, gan Windows
Simulācijas iestatīšana, palaišana un rezultātu apskate
- Ātri apskatiet visu simulācijas palaidumu caurlaides/neveiksmes simulācijas statusu
- Atpakaļ piezīmējiet DC OP simulācijas rezultātus un maiņstrāvas mazo signālu parametrus ierīcēm tieši uz shēmu
- Dažādiem simulācijas analīzes vai simulatoru komplektiem var definēt vairākus testa galdus
- Viegli iestatīt slaucīšanu, stūrus, Montekarlo un citas analīzes
- Izsekojiet un apkopojiet visus projekta simulācijas mērījumus
Vai esat gatavs šodien runāt ar kādu?
Mēs esam gatavi, lai atbildētu uz jūsu jautājumiem.
Sazinieties ar mūsu pārdošanas komandu 1-800-547-3000