Skip to main content
Šī lapa tiek parādīta, izmantojot automātisko tulkošanu. Tā vietā skatīt angļu valodā?

Pārskats

Katapulta dizaina pārbaudītājs

Catapult nodrošina savilkumu un formālu analīzi, lai pirms sintēzes apstiprinātu jūsu C++/SystemC dizainu pareizību. Izvairieties no dizaina problēmām, kas saistītas ar neinicializētu atmiņas nolasīšanu, piekļuvi ārpus saistītiem masīviem, nepilnīgiem slēdža paziņojumiem un QoR problēmām, kas var rasties, kodējot HLS.


Verifikācija C++ samazina izmaksas līdz pat 80%

katapulta dizaina pārbaudītāja akcija
GALVENĀS IEZĪMES

Formāla un statiska linka priekš C++/SystemC

Catapult Design Checker nodrošina vairākus pārbaudes režīmus, kas novērš nepieciešamību pēc simulācijas balstītas problēmas atkļūdošanas jūsu dizainā. Kodēšanas problēmas, QoR problēmas un iespējamās C ++/SystemC līdz RTL neatbilstības un neskaidrības tiek ātri uztvertas, sniedzot precīzu atgriezenisko saiti par avotu un cēloni.

ATRAST JAUTĀJUMU PROBLĒMAS

Statiskā līme QoR

Izmantojot Catapult Design Checker, pirms sintēzes ir viegli atrast kopīgas kodēšanas problēmas.

statisks savārījums QoR plūsmai: ar Catapult Design Checker ir viegli atrast kopīgas problēmas kodēšanā pirms sintēzes.
Pielāgots pārbaudes režīms

Koncentrējieties uz īpašām problēmām

Catapult Design Checker ļauj lietotājam pielāgot un noteikt prioritātes pārbaudes, lai koncentrētos uz aktuālām problēmām, vienlaikus samazinot troksni no jau zināmām problēmām.

Plūsmas diagramma, kurā parādītas pielāgotas pārbaudes procesa darbības ar bultiņām, kas savieno dažādas formas un teksta elementus.

Vai esat gatavs sarunai par Design Checker?

Visi jautājumi, kas jums varētu rasties, mums būs atbildes!

subject=Catapult%20Design%20Checker%20Inquiry%20> Nosūtīt mums e-pastu

Katapultas apmācība pēc pieprasījuma

Katapult augsta līmeņa sintēzes (HLS) apmācības bibliotēkā pēc pieprasījuma ir mācību ceļu kopums ar moduļiem, lai iepazīstinātu inženierus ar HLS un augsta līmeņa verifikāciju.

Augsta līmeņa sintēzes un verifikācijas grupa

Grupa, lai apspriestu smalkākos projektēšanas un verifikācijas punktus, izmantojot Siemens EDA HLS un HLV rīkus. Pievienojieties diskusijai par jaunām tēmām, funkcijām, saturu un tehniskajiem ekspertiem.

HLSLibs

Bezmaksas un atvērts bibliotēku komplekts, kas ieviests standarta C ++ bitu precīzai aparatūras un programmatūras projektēšanai. Tā ir atvērta kopiena zināšanu un IP apmaiņai HLS, ko var izmantot, lai paātrinātu gan pētniecību, gan dizainu.

Ikona ar zilu ūdens pilienu un baltu grāmatas kontūru.

HLS dizaina un verifikācijas emuārs

Emuārs, kas aptver nākamās paaudzes augsta līmeņa sintēzes (HLS) projektēšanas un verifikācijas metodoloģijas un metodes.

Austiņas

Katapultas atbalsts

Piekļūstiet detalizētai dokumentācijai, izlaidumiem, resursiem un citiem.

EDA konsultācijas

Palīdzot sasniegt maksimālu biznesa ietekmi, risinot sarežģītas tehnoloģijas un uzņēmumu problēmas ar unikālu izstrādes un dizaina pieredzes un metodoloģijas pieredzes sajaukumu.