Nodrošinot klasē vadošos produktus un metodoloģiju augsta līmeņa projektēšanai, Siemens piedāvā risinājumus vairākos projektēšanas procesa punktos. Dizaina pārbaude, koda un funkcionālais pārklājums un formāla pārbaude C ++ un SystemC ekvivalences pārbaudei.
Paātriniet augsta līmeņa verifikācijas (HLV) plūsmu, izmantojot zināmas un uzticamas metodes, izmantojot Catapult HLV platformu. Samaziniet kopējo SoC verifikācijas izpildes laiku un izmaksas līdz pat 80%, izmantojot augsta līmeņa dizaina pārbaudi, koda/funkcionālo pārklājumu un statiskās un formālās metodes.
Pēdējos vairākos gados HLS ieviešanā mikroshēmu projektēšanai ir vērojams sprādziens, ko izraisīja pieaugošā dizaina un verifikācijas sarežģītība, kā arī laiks tirgus spiedienam. Catapult HLS ļauj dizaineriem ātrāk nogādāt savas mikroshēmas tirgū, saīsinot kopējo dizaina un verifikācijas plūsmu.
