Katapult augsta līmeņa sintēzes un verifikācijas notikumi

Pievienojieties mums mūsu Ziemeļamerikas pasākumā, kas ir īpaša vide ideju, informācijas un paraugprakses apmaiņai, kas ļauj jums vadīt savu lomu un gūt panākumus ar klientiem.

Pievienojieties mums Minhenē, kur salīdzinošās tehniskās sesijas tiks dalītas dažādās tēmās, lai jūs varētu izpētīt jaunas koncepcijas vai dziļi ienirt savā pamatzināšanu jomā.

Uzziniet, kā elektronikas dizaineri var izmantot HLS, lai izvietotu pielāgotus paātrinātājus. Pielāgojot paātrinātāju konkrētiem secinājumiem, tas var pārspēt pieejamos GPU/TPU, piedāvājot samazinātu enerģijas patēriņu.

Šajā sarunā tiks aprakstīts, kā izmantot augsta līmeņa sintēzi (HLS), lai izstrādātu pielāgotus AI paātrinātājus, kas vērsti uz ASIC vai FPGA tehnoloģiju. Uzziniet, kā jūs varat praktiski izvietot AI secinājumus savās malu sistēmās.

Iegultajām sistēmām ir nepieciešama lielāka skaitļošanas jauda, nekā procesori var nodrošināt. Aparatūras paātrinātāji piedāvā risinājumu. Šajā sesijā tiek pētīts HLS, pārvēršot C ++ par RTL ASICS/FPGA, izmantojot reālās pasaules piemērus ML un attēlu apstrādē.

Šajā darbnīcā tiks apskatīta augsta līmeņa sintēze un tās priekšrocības aparatūras paātrinātāju ražošanā ātri un precīzi. Mēs apskatīsim pakāpenisku Wakeword algoritma izstrādi un pārbaudi, izmantojot HLS.

Izpētiet SoftMAX arhitektūru un mikroarhitektūru, lai līdzsvarotu veiktspēju, laukumu un resursus malu secinājumiem. Atklājiet veiklas FPGA dizaina darbplūsmas, lai sekotu līdzi attīstītajiem algoritmiem.

Šī praktiskā sesija iepazīstinās jūs ar augsta līmeņa sintēzi - tehnoloģiju, kas pārveido C ++ funkciju aparatūras ieviešanā. Jūs izveidosiet RISC-V līdzprocesoru un integrēsit to Rocket Core dizainā.

Atklājiet augsta līmeņa sintēzi un tās priekšrocības, ātri un precīzi ražojot aparatūras paātrinātājus. Mēs apskatīsim Wake Word algoritma pakāpenisku izstrādi un pārbaudi, izmantojot HLS.

Pievienojieties mums, lai izpētītu EDA AI iespējas un redzētu, kāda būs nākotne. Mēs apspriedīsim lielo redzējumu par mērķtiecīgi izveidotu centralizētu EDA AI platformu.

Šajā darbnīcā tiks apskatīta augsta līmeņa sintēze un tās priekšrocības aparatūras paātrinātāju ražošanā ātri un precīzi. Mēs apskatīsim pakāpenisku Wakeword algoritma izstrādi un pārbaudi, izmantojot HLS.

Iegūstiet vērtīgu ieskatu izaicinājumos un risinājumos, kas saistīti ar ML ieviešanu aparatūrā. Izprotiet, kā HLS un hls4ml racionalizē uz neironu tīkliem balstītu aparatūras paātrinātāju attīstību, un tas ir būtisks nozares nākotnei.

User2User ir jūsu iespēja mācīties, augt un sazināties ar citiem tehniskajiem ekspertiem, kuri izstrādā vadošos produktus, izmantojot Siemens EDA rīkus.

Uzziniet, kā izmantot HLS, lai konvertētu C ++ uz RTL ASIC/FPGA, iespējojot pielāgotus paātrinātājus. Sesija aptver HLS paraugpraksi un reālās pasaules piemērus ML un attēlu apstrādē iegultajām sistēmām.

Izpētiet augsta līmeņa sintēzi, lai ātri un precīzi izveidotu aparatūras paātrinātāju. Mēs apskatīsim RTL dizainu un verifikāciju ar Wakeword algoritmu un demonstrēsim Catapult AI NN, paplašinot HLS uz Python ātrākai AI HW izstrādei.

Pievienojieties mums DVCon US: apmeklējiet mūsu īsos seminārus, pusdienas, dokumentus un plakātu sesijas. Apmeklējiet mūs 301. stendā, lai uzzinātu, kā Siemens var palīdzēt jums ātrāk izveidot gudrāku nākotni.

Apmeklējiet Siemens EDA, lai koncentrētos uz valodu, rīku, metodoloģiju un standartu praktiskajiem pielietojumiem elektronisko sistēmu un integrālo shēmu projektēšanai un pārbaudei, lai uzlabotu savas plūsmas.

Apmeklējiet Siemens EDA, lai koncentrētos uz valodu, rīku, metodoloģiju un standartu praktiskajiem pielietojumiem elektronisko sistēmu un integrālo shēmu projektēšanai un pārbaudei, lai uzlabotu savas plūsmas.

Nāciet redzēt Ankura Guptas galveno runu: kā AI no jauna definē pusvadītāju dizainu malai
Otrdien, 10. septembrī plkst. 11:15

Apmeklējiet Siemens EDA, lai koncentrētos uz valodu, rīku, metodoloģiju un standartu praktiskajiem pielietojumiem elektronisko sistēmu un integrālo shēmu projektēšanai un pārbaudei, lai uzlabotu savas plūsmas.

Apmeklējiet Siemens EDA, lai koncentrētos uz valodu, rīku, metodoloģiju un standartu praktiskajiem pielietojumiem elektronisko sistēmu un integrālo shēmu projektēšanai un pārbaudei, lai uzlabotu savas plūsmas.

Šī saruna parādīs, kā HLS var izmantot, lai ātri izveidotu un novērtētu vairākas RTL ieviešanas AI paātrinātājam no viena algoritmiska apraksta.

Apmeklējiet Siemens elektroniskās dizaina automatizācijas (EDA) ekspertus DAC 2024, 2024. gada 23. un 27. jūnijā, Sanfrancisko, Kalifornijā.

Pieprasījums pēc skaitļošanas jaudas iegultajās sistēmās turpina pieaugt. Funkciju pārvietošana uz HW paātrinātājiem ir izšķiroša nozīme. HLS automatizē, pārveidojot C ++ funkcijas HW aprakstos ASIC vai FPGA, uzlabojot IP un ML efektivitāti.

Apmeklējiet mūsu informatīvo apmācību, pusdienas, seminārus, dokumentus un plakātu sesijas un apmeklējiet mūsu izstāžu stendu, lai uzzinātu, kā Siemens var palīdzēt jums ātrāk izveidot gudrāku nākotni.

Mēs parādīsim, kā HLS var izmantot, lai migrētu konkrētas funkcijas no 5G L1 kaudzes no SW uz HW. HLS var iespējot praktisku 5G izvietošanu, kas citādi varētu nebūt iespējama.

Šajā praktiskajā nodarbībā dalībnieki izstrādās secinājumu paātrinātāju, izmantojot HLS. Dalībnieki iegūs izpratni par to, kā izveidot pielāgotu secinājumu paātrinātāju, un ieguvumiem, ko tas var dot iegultai sistēmai.

Atklājiet nepārspējamu redzamību un ieskatu AI SoC sarežģītajā funkcionālajā uzvedībā no AIHW Tessent Embedded Analytics komandas, kā arī uzziniet par RISC-V arhitektūras spēka izmantošanu ASIC un FPGA balstītiem dizainiem.

Catapult un PowerPro šogad DAC bija diezgan daudz sesiju, kurā piedalījās NVIDIA sesija un vēl viena no Telechips. Izmantojiet zemāk esošās saites pēc pieprasījuma, lai apskatītu mūsu stendā esošās prezentācijas.

C.E.A. piedāvā metodiku, kas savieno atvērtā koda DL ietvaru N2D2 un Catapult HLS, lai palīdzētu samazināt aparatūras paātrinātāju projektēšanas procesu, ļaujot sekot līdzi jauniem AI algoritmiem.

Telekomunikācijas izstrādāja AXI4 galveno IP, kas atbilst pilnām AXI4 specifikācijām, izmantojot C ++ HLS, nodrošinot programmatūrai līdzīgu piekļuvi DMA blokiem, vienlaikus panākot augstu caurlaidspēju, izmantojot vairākus izcilus un pārrāvumus.

Augsta līmeņa sintēze bija diezgan karsta tēma U2U Ziemeļamerikā un Eiropā. Apskatiet visas mūsu 2023. gada U2U sesijas.

Uzziniet vairāk par tīmekļa semināru “Arhitektūras uzlabojumi datu plūsmas CNN paātrinātāju mazjaudas un funkcionālai drošībai, izmantojot HLS”.

Uzziniet, kā C ++ un SystemC/matchlib HLS ir vairāk nekā tikai SystemC konvertēšana uz RTL. Mēs apskatīsim valodas izvēli, arhitektūras izpēti, jaudas novērtēšanu un optimizāciju, kas viss darbojas, lai ātri un lēti nodrošinātu konkurētspējīgu RTL.

Dizaina plūsma, ieskaitot HW/SW kopdizainu un HLS, kas ļauj izstrādātājiem migrēt skaitļošanas intensīvas funkcijas no SW, kas darbojas ar iegultu procesoru, uz HW balstītu paātrinātāju kā brīvi savienotu kopnes perifēriju.

Uzziniet, kā izmantot augsta līmeņa sintēzi, lai pārietu no Python uz sintezējamu RTL, lai pielāgotu AI paātrinātāju izvietotu ātrāk un vienkāršāk, nekā jūs domājāt, ka iespējams.

Kornels ievada HisParse: paātrinātājs retas matricas blīvvektora reizināšanai. Izmantojot gan HLS ieviešanu, gan simulāciju, to retie paātrinātāji nodrošina daudzsološu paātrinājumu ar paaugstinātu joslas platumu un energoefektivitāti.

FNAL demonstrē, ka NN autokodētāja modeli var ieviest radiāciju tolerantā ASIC, lai veiktu zaudējamu datu saspiešanu. Tas atvieglo datu pārraides problēmu, vienlaikus saglabājot detektora enerģijas profila kritisko informāciju.

5G standarti atver aparatūras izstrādes pasauli ikvienam, kurš var izveidot labākos, rentablākos produktus. Catapult, Questa un Veloce nodrošina integrētus, uzticamus dizaina un verifikācijas risinājumus 5G sistēmas projektēšanai.

、、、、、“～ ～”、、。

Šajā tīmekļa seminārā mēs dalīsimies ar šo jauno datu bāzes aparatūras dizaina modeli, kas rada dramatiski labāku aparatūru un programmatūru - cieši optimizētu konkrētām lietojumprogrammām.

Šī apmācība demonstrēs HLS algoritma transformāciju algoritma piemēra no pilnas programmatūras ieviešanas uz augstas veiktspējas, efektīvu ieviešanu ar aparatūras un programmatūras elementu sajaukumu.

Pārskats par to, kas ir HLS un kā to var izmantot, lai izveidotu lietojumprogrammām specifiskus paātrinātājus. Tas parādīs, kā šos paātrinātājus var integrēt uz procesoru balstītā sistēmā no aparatūras un programmatūras viedokļa.

HLS padara iespējamu patiesu HW/SW kopdizainu, nodrošinot precīzu sadalīšanu

izpēte un funkciju apmaiņa starp SW un HW paātrinātāju uz

optimizēt kopņu satiksmi, atmiņas izmantošanu un procesora slodzi.

Šajā sarunā tiks izpētīts, kā HLS var izmantot, lai sniegtu datus, kas nepieciešami, lai pieņemtu kritiskus dizaina kompromisa lēmumus, un apskatīs, kā HLS var nodrošināt sistēmas verifikāciju MBSE plūsmā un kā HLS var mazināt piegādes ķēdes riskus.

Lai saprastu, kura Catapult HLS plūsma ir labāk piemērota mūsu vajadzībām JPL-NASA, mēs ieviesām Harris Corner Detector attēlu apstrādes kodolu gan nenoteiktā C ++, gan laika sistēmaC. Tiks prezentētas mācības, kas gūtas no katras plūsmas.

Šī apmācība pievērsīsies dizaina kvalitātes jautājumam no unikāla viedokļa.

Šajā darbnīcā tiks parādīts dizaina piemērs, kas darbojas dažādos abstrakcijas līmeņos, izpētot dažādus verifikācijas mērķus, kurus var sasniegt katrā projektēšanas procesa posmā.

Hārvarda izgaismo viņu veiklo algoritmu un aparatūras kopprojektēšanas un koppārbaudes metodoloģiju, ko powered by augsta līmeņa sintēze, kas ļāva viņiem samazināt priekšējās VLSI projektēšanas centienus par lieluma pakāpi.

Šī sesija parādīs, kā izveidot dažāda veida paātrinātājus, izmantojot HLS, un kā tos integrēt RISC-V procesoru dizainā. Kā piemēri tiks izmantoti AI secinājumu algoritms un šifrēšanas algoritms.

Algoritma izvietošana aparatūrā prasa izpratni par algoritmu un tā datu atkarībām. Mēs aprakstīsim automatizētu veidu, kā iegūt šo ieskatu no C ++ apraksta ar automatizētu ceļu uz RTL caur HLS.

Algoritma izvietošana aparatūrā prasa izpratni par algoritmu un tā datu atkarībām. Mēs aprakstīsim automatizētu veidu, kā iegūt šo ieskatu no C ++ apraksta ar automatizētu ceļu uz RTL caur HLS.

Šis tīmekļa seminārs parāda, kā ātrāk var panākt visaptverošu verifikāciju augstākā abstrakcijas līmenī, bet joprojām izmantot zināmas un uzticamas RTL verifikācijas metodes.

Prezentācija sniegs augsta līmeņa tehnisko pārskatu par Catapult HLS platformu, ko varat izmantot savos turpmākajos projektos, lai paātrinātu izstrādes procesu.

Šajā apaļā galdā mēs apspriedīsim dažas interesantas HW/SW kodizaina pieejas un šo pieeju plusus un mīnusus. Vadītāji ir Anoops Saha un Rasels Kleins no Siemens, un pievienojas Thierry Tambe no Hārvardas universitātes.

Šajā sarunā galvenā uzmanība tiks pievērsta silīcijam malai un dizaina izvēlei, kas palīdz izvietot jaudīgus mašīnmācīšanās algoritmus uz niecīgas lētas energoefektīvas aparatūras.

AI ir gatavs kļūt visuresošs iegultajās sistēmās. Uzziniet, kā secinājumus var efektīvi izvietot mazjaudas, skaitļošanas ierobežotās ierīcēs, neņemot līdzi patiešām garu pagarinātāju.

Galvenā piezīme aptver iespējošas tehnoloģijas — no HLS līdz aparatūras programmatūras kodizains, aptverot silīcija projektēšanas procesa pagātni, tagadni un nākotni, traucējumus un jaunākās tehnoloģiskās tendences.