Siemens EDA pasākumi un tīmekļa semināri

Uzziniet, kā pulksteņa vārtu stratēģijas ar moduļiem balstītu pārskatu identificē kaskādes optimizācijas iespējas dziļi ventilatora un ventilatora izslēgšanas ceļos un maksimāli palielina ietaupītos vatus vienā inženiertehniskajā stundā, nodrošinot mazjaudas dizainu.

Uzziniet, kā PSS valoda ļauj norādīt verifikācijas nolūku un izmantot Questa One, lai izveidotu jums nejaušus testus; un tos var “realizēt”, lai tos darbotos dažādās platformās, rīkos un verifikācijas posmos.

Izpētiet SoftMAX arhitektūru un mikroarhitektūru, lai līdzsvarotu veiktspēju, laukumu un resursus malu secinājumiem. Atklājiet veiklas FPGA dizaina darbplūsmas, lai sekotu līdzi attīstītajiem algoritmiem.

Uzziniet, kā Questa One Sim paātrina simulāciju, izmantojot ParallelSIM tehnoloģiju, iebūvētu PSS, VHDL ierobežojumu risinātāju, automatizētu koda pārklājuma izslēgšanu un daudz ko citu RTL, vārtu līmeņa simulācijām un pārklājumam.

Šis tīmekļa seminārs iepazīstinās ar uAlink protokolu, koncentrējoties uz tā arhitektūru un galvenajām funkcijām, kas nodrošina mērogojamas AI sistēmas; pēc tam ienirstiet Siemens Avery uAlink Verification IP būtiskajās iespējās.

Šis tīmekļa seminārs iepazīstinās ar uAlink protokolu, koncentrējoties uz tā arhitektūru un galvenajām funkcijām, kas nodrošina mērogojamas AI sistēmas; pēc tam ienirstiet Siemens Avery uAlink Verification IP būtiskajās iespējās.

Atklājiet augsta līmeņa sintēzi un tās priekšrocības, ātri un precīzi ražojot aparatūras paātrinātājus. Mēs apskatīsim Wake Word algoritma pakāpenisku izstrādi un pārbaudi, izmantojot HLS.

Slīpētas darbplūsmas rada vājās vietas, kas palēnina dizaina ciklus un apdraud kvalitāti. Šis tīmekļa seminārs iepazīstina ar jaunu pieeju sinerģistiskām verifikācijas vidēm, izmantojot Questa™ Developer/IVE integrēto ecosystem.

Atklājiet, kā Aprisa AI un Siemens EDA AI sistēma palielina RTL-to GDS produktivitāti par 10x, datora laika efektivitāti par 3 reizes un PPA par 10%, izmantojot ML & RL, ģeneratīvo un aģentisko AI paātrinātai mācībām un EDA darbplūsmas automatizācijai.

Šis tīmekļa seminārs parāda, kā Questa One Property Assist pārvērš lietotāja uzvednes optimizētās LLM uzvednēs, iegūst LLM piedāvātos risinājumus un piedāvā lietotājam vislabāk ģenerētos SVA rekvizītus.

Šis tīmekļa seminārs iepazīstina ar Questa One Sim CX, inovatīvu uz pārklājumu balstītu simulācijas risinājumu, kas revolucionizē UVM verifikāciju, automatizējot pārklājuma un stimulu secināšanu, novirzot ģenerēšanu uz nesegtām vietām.

Uzziniet, kā Questa One DFT verifikācijas risinājums apvienojumā ar Tessent Silicon Lifecycle Solutions nodrošina lietotāju pieredzes un veiktspējas attīstību, lai risinātu šīs jaunās verifikācijas problēmas.

Uzziniet, kā Questa One Sim FX optimizē kļūdu kampaņas ar kļūdu saraksta optimizācijas un testu klasifikācijas iespējām, kā arī nevainojamu integrāciju ar esošajām testbench vidēm un visaptverošām kļūdu analīzes iespējām.

Uzziniet, kā Questa Verification IQ Testplan Author integrējas ar lietojumprogrammu dzīves cikla pārvaldības rīkiem (Siemens Polarion un Jama), lai nodrošinātu sadarbības izsekojamības risinājumu, kas pārveido jūsu verifikācijas darbplūsmu

Šajā sesijā tika ieviests transformatīvs savienoto platformu risinājums ar datiem balstītām pieejām un AI integrāciju, lai risinātu problēmas, ar kurām saskaras savstarpējās atkarības, darbaspēka ierobežojumi un efektivitāte, kā arī kvalitātes nodrošināšana.

Šajā tīmekļa seminārā mēs izpētīsim, kā funkcionālo kļūdu novērtēšana uzlabo defektu pārklājumu. Uzziniet funkcionālo kļūdu klasifikācijas integrēšanas priekšrocības DFT procesos, īpaši novēršot defektus, kurus nevar pārbaudīt skenēšanas testos.

Šī sesija aptvēra Avery Verification IP for Ethernet 1.6T, Infiniband, uAlink un UEC; nodrošinot visaptverošu protokola pārklājumu, mērogojamību un uzlabotu atkļūdošanu, lai pārbaudītu sarežģītus dizainus nākamās paaudzes savienojamībai.

Šajā tīmekļa seminārā tiks iedziļināti aparatūras drošības pārbaudes kritiskajā lomā, izklāstot, kāpēc tas ir būtisks, lai aizsargātu mūsdienu FPGA dizainus no RTL līdz FPGA bitu plūsmai. Piedāvātais: Red Balloon Security Bitwise

Šajā tīmekļa seminārā mēs izpētīsim atkļūdošanas koda un funkcionālā pārklājuma spēku, kamēr RTL simulācija joprojām darbojas, un to, kā interaktīvā pārklājuma analīze var novest pie ievērojami ātrāka dizaina un testa stenda ieviešanas.

Šī sesija parādīs, kā paātrināt pamatcēloņu analīzi un samazināt atkļūdošanas apgriezienu, izmantojot Questa Verification IQ Regression Navigator - nākamās paaudzes, sadarbības pārlūkprogrammā balstītu datu pārbaudes risinājumu.

Šajā sesijā tiks iedziļināti Avery PCIe Gen 7 Verification IP uzlabotajās funkcijās, tostarp dinamiskā testa stenda izveide, sarežģīta satiksmes ģenerēšana, kļūdu ievadīšana un protokola atbilstības pārbaudes

Šajā tīmekļa seminārā galvenā uzmanība tiks pievērsta SafetyScope izmantošanai visā drošības projektēšanas ciklā: arhitektūras fāzē, RTL fāzē un pēcsintēzes fāzē. Demonstrācijas: FIT un ISO 26262 metrika, ko darīt, ja analīze, lai sasniegtu ASIL B, optimizēti kļūdu saraksti.

Testa stendu atkļūdošana var būt izaicinājums, tāpēc šis tīmekļa seminārs parādīs iespējas vienkāršot un paātrināt procesu, piemēram, pamata līnijas pakāpienu, dinamisko mainīgo uzraudzību, ierobežojumu atkļūdošanu un UVM topoloģijas vizualizāciju

Šis tīmekļa seminārs nodrošinās jūs ar visaptverošām drošības un drošības atbilstības metodēm, lai risinātu pašreizējās un jaunās prasības FPGA dizainam, izmantojot FPGA ekvivalences pārbaudi no RTL līdz Bitstream.

Šajā sesijā tiks izpētītas jaudīgās viedās regresijas funkcijas Siemens EDA Questa Verification IQ Regression Navigator - nākamās paaudzes, sadarbības pārlūkprogrammā balstītā AI/ML uz datiem balstītā verifikācijas risinājumā.

Šajā tīmekļa seminārā tiks parādīti esošās FPU C ++ atsauces modeļa verifikācijas ierobežojumi salīdzinājumā ar alternatīvu plūsmu, izmantojot formālu īpašumu pārbaudi, lai efektīvi pārbaudītu FPU dizainus; nodrošinot to precizitāti un uzticamību.

Uzziniet par AI/ML lomu produktivitātes pieauguma pārbaudē. Automatizētā CI uzlabo RTL kvalitāti un izstrādi. Formāla drošības pārbaude novērš datu bojājumus. Atklājiet jaunākos RTL simulācijas sasniegumus.

Uzziniet, kā jaunā AI/ML paradigmas maiņa visā nozarē ļauj palielināt funkcionālās verifikācijas produktivitāti, izmantojot Questa One.

Pievienojieties mums, lai apspriestu AI/ML saskarnes standartus un to, kā Avery nākamās paaudzes verifikācijas IP un plūsmas dod iespēju RTL komandām pārbaudīt augstas veiktspējas protokolu dizainu 3DIC un SoC. Uzlabojiet savas verifikācijas stratēģijas!

Šis unikālais pasākums dod apmeklētājiem vietu, kur sazināties ar vienaudžiem, uzdot jautājumus ekspertiem un sarunāties ar pārdevējiem, kas piedāvā visdažādākos produktus un pakalpojumus.

Šis bezmaksas Verification Academy seminārs parādīs, kā izmantot nākamās paaudzes verifikācijas IP, lai ātri pārbaudītu augstas veiktspējas protokolu dizainus, kas tiek izmantoti mūsdienu 3DIC un SoC. Iekļautas bezmaksas pusdienas.

osmoze piedāvā unikālu iespēju sazināties un sadarboties ar pētniecības un attīstības ekspertiem un citiem dalībniekiem. Ja jums ir pārliecinošs sasniegumu stāstījums, mēs sirsnīgi aicinām jūs to atklāt osmozes laikā.

Verification Futures konference nodrošina unikālu konferences prezentāciju, izstāžu, apmācību un nozares tīklu sesiju sajaukumu, kas veltīts aparatūras un programmatūras verifikācijas izaicinājumu apspriešanai.

Sākot ar visaptverošu AI virzītu pieredzi un beidzot ar domu vadību DAC skatuves, Siemens no jauna definē to, kas ir iespējams EDA. Pievienojieties mums DAC 2025, lai izpētītu inovācijas darbībā.

Noklikšķiniet, lai uzzinātu jaunas tehnoloģijas un paņēmienus, kurus varat izmantot šodien, lai palielinātu dizaina un verifikācijas produktivitāti, un iegūtu mūsu ceļveža priekšskatījumu.

Noklikšķiniet, lai uzzinātu jaunas tehnoloģijas un paņēmienus, kurus varat izmantot šodien, lai palielinātu dizaina un verifikācijas produktivitāti, un iegūtu mūsu ceļveža priekšskatījumu.

Osmozes pasākumu sērija ir dinamiska platforma panākumu apmaiņai, kas gūti, izmantojot formālas metodes pārbaudes problēmu pārvarēšanai un sazinoties ar mūsu pieredzējušajiem pētniecības un attīstības ekspertiem un galalietotājiem.