Naujos kartos įrenginiai vis dažniau pasižymi sudėtingomis architektūromis, kurios jungia štampus vertikaliai (3D IC) arba “side-by-side” (2.5D) ir elgiasi kaip vienas įrenginys. “Tessent Multi-Die” programinė įranga užtikrina visapusišką labai sudėtingų bandymų (DFT) užduočių, susijusių su šiais dizainais, projektavimo automatizavimą.
Dramatiškai pagreitinkite ir supaprastinkite kritines projektavimo už-bandymo (DFT) užduotis naujos kartos integriniams grandynams (IC), pagrįstoms 2.5D ir 3D architektūromis, naudojant “Tessent Multi-Die”.
“Tessent Multi-Die” teikia išsamų DFT automatizavimo sprendimą labai sudėtingoms užduotims, susijusioms su 2.5D ir 3D IC dizainais, ir sklandžiai veikia su “Tessent TestKompress”, “Streaming Scan Network” ir “IJTAG” programine įranga.
“Tessent Multi-Die” sklandžiai integruojasi su kitais “Tessent” produktais, naudojant integruotą “Tessent” platformą.
Greitesnis, paprastesnis DFT leidžia IC projektavimo komandoms greitai generuoti atitinkančią techninę įrangą. DFT technologija, kuri neatsilieka nuo daugiamačio dizaino, leidžia greičiau įgyvendinti testus ir optimizuoti gamybos bandymų išlaidas.
Stebėkite, kaip Vidya Neerkundar, “Tessent” produktų vadovė, paaiškina, kaip “Tessent Multi-Die” leidžia visiškai automatizuotai įgyvendinti DFT dizainams, kurie masto į šoną (2.5D įrenginiai), yra sukrauti vienas ant kito (3D) arba sujungti abi konfigūracijas ir kaip kiekvieno štampo architektūra gali išlikti nepriklausoma, nepaisant to, kokią logiką reikia išbandyti štampuose ar per jas.
Ištirkite ir pristatykite produktų diferenciaciją greičiau, naudodami 3D heterogeninę mazgų ir našumui optimizuotų mikroschemų integraciją su rinkoje pirmaujančiu “Siemens EDA” 3D IC technologijų sprendimu.
Susidūrėte su gamybos apribojimais, susijusiais su štampų dydžiais? Šie pažangūs dizainai jau stumia dabartinius dizaino bandymo sprendimus iki ribų. Šiame straipsnyje mes nubrėžiame kelią į keičiamo dydžio DFT sprendimus į trečiąją dimensiją, kad galėtume gauti prieinamą ir išsamų atsakymą į šį klausimą.
DFT mikroschemoms turi būti bendros paskirties, kad būtų galima išbandyti atskirai ir lengvai išbandyti po surinkimo 2.5D/3D įrenginiuose. Sužinokite, kaip naudoti “Tessent Multi-Die” ir vis dar laikykitės standartų, tokių kaip IEEE 1149.1, IEEE 1500 ir IEEE 1838.
AI lustai turi agresyvius laiko patekimo į rinką tikslus. Dizaineriai gali nuskusti daug laiko nuo DFT ir silicio auklėjimo, naudodami šiame dokumente aprašytus metodus.
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)
Sužinokite, kaip projektavimo bandymams (DFT) suinteresuotosios šalys gali naudoti “Tessent Multi-Die” programinę įrangą labai sudėtingų DFT užduočių, susijusių su 2.5D ir 3D dizainais, automatizavimui
“Siemens EDA” programinė įranga “Tessent Multi-Die” leidžia automatizuoti 3D IC. Atsisiųskite šį informacinį lapą, kad sužinotumėte daugiau apie “Tessent Multi-Die” programinę įrangą
“Intel” pagrindinis inžinierius Dave'as Dehnertas kalba apie “Tessent Streaming Scan Network” naudojimą dideliame SoC.
Janusz Rajski, Tessent grupės inžinerijos viceprezidentas, pristato pagrindinį pranešimą 2023 m. Europos bandymų simpoziume apie silicio gyvavimo ciklo valdymo vaidmenį projektuojant bandymams (DFT).
