HyperLynx Schematic Analysis는 설계 캡처와 병행하여 자동 회로도 검토를 제공하므로 수동 회로도 검토가 필요 없고 전체 워크플로 효율성이 높아져요.HyperLynx Schematic Analysis는 '처음부터 제대로 시작하는' 설계 흐름을 채택함으로써 개발, 테스트, 보증 비용을 줄여 도식 오류와 잘못된 설계 관행으로 인한 설계 재스핀을 50-70% 없애 줘요.
HyperLynx Schematic Analysis를 사용하면 광범위한 지능형 모델 구성 요소 라이브러리를 사용하여 회로도에 있는 모든 네트를 완전히 검사할 수 있어요.도식 분석을 사용하면 설계팀이 설계도 내에서 각 네트워크를 분석하여 육안 검사와 실험실 디버그에 걸리는 수백 시간을 절약할 수 있어요.이 분석은 도식적인 동결 마일스톤 이전에 빠르게 실행되기 때문에 첫 번째 패스 성공에 대한 가장 확신을 갖고 레이아웃을 시작할 수 있어요.
HyperLynx Schematic Analysis는 기본 회로도 검사기처럼 기호 라이브러리에 의존하지 않습니다. 대신 BOM에서 직접 각 부품의 제조업체 부품 번호를 가져와 공급업체 데이터시트에서 구축한 라이브러리를 참조하여 커패시터 경감 오류, 잘못된 기호, 풀업 누락 등과 같은 문제를 찾아냅니다. 회로도 분석을 통해 시간이 많이 걸리는 수동 작업 없이 이러한 문제를 식별할 수 있습니다.최종 출력은 위기, 결함, 경고 상황을 간결하게 그래픽으로 표현한 것으로, 이를 통해 회로도에 직접 크로스 프로브하여 즉시 해결할 수 있어요.
도식 분석은 설계 캡처와 병행하여 수행되고 오류는 도식에 직접 강조 표시돼요.전자 설계가 시장에 출시된 후에 전자 설계에 적용할 수도 있어요. 전자 설계의 품질을 개선하고, 수율을 높이고, 제품 반품을 줄이기 위해서요.
주요 규칙 검사
- 완전한 확장된 네트워크 검증 (직렬 저항, 스위치, AC 커플링 사용)
- 전체 멀티보드 및 백플레인 인터페이스 검증
- 최대, 최소, 로직 임계값에 대한 IO 호환성 검사
- 주소 및 데이터 버스 오류 (MSB에서 LSB로, 버스 소스 등)
- 외부 패시브 요구 사항을 검증해요
- 비연결 필수 핀 식별
- 전원/접지 플레인 연결 확인
- 차등 연결 검사
- IO 네트워크 연결 검증 (드라이버/수신기 누락)
- 핀 기능 호환성 테스트 (리셋, I2C 스와핑 등)
- 기호 불일치 (데이터시트와)
- 디레이팅 커패시터, 저항기, 다이오드
... 그리고 더 많아요
