Skip to main content
자동 번역이 적용된 페이지입니다. 영어로 보시겠습니까?
실험실 가운을 입고 실험실 환경에서 시험관을 검사하는 여자

Tessent 임베디드 애널리틱스

Tessent Embedded Analytics는 RISC-V 추적 및 디버그 분야의 업계 리더로서, 복잡한 시스템 온 칩 (SOC) 에 대한 시스템 전반의 실시간 디버그와 배포 후 분석을 가능하게 해요.

버그 없이 빠르게 배포하고 최적화됐어요

Tessent Embedded Analytics를 사용해서 높아지는 검증 비용을 막으세요.RISC-V 기반 설계와 복잡한 SoC 제조업체는 기능 모니터링, 성능 분석, 소프트웨어 최적화를 가능하게 하는 온칩 계측기와 소프트웨어 도구의 강력한 조합을 사용할 수 있어요.솔루션은 프로세서에 구애받지 않고 실험실에서 그리고 시스템이 현장에 배포될 때 가시성과 분석을 제공해요.

디버그

기존 소프트웨어 전용 솔루션을 사용할 때보다 훨씬 빠르게 오류와 버그를 식별하고 해결해요.

최적화하세요

CPU, 메모리 및 기타 SoC 구성 요소와 관련된 성능 저하의 근본 원인을 식별하세요.

배포하세요

지속적인 분석과 최적화를 위해 시스템에서 데이터를 모니터링하고 수집해요.

케이스 스터디

메타가 RISCV AI 액셀러레이터용 디버그 솔루션을 만들어요.

RISC-V 기반 AI 가속기는 인공 지능을 변화시켰지만 갈수록 복잡해지면서 디버깅이 어려워져요.이 프레젠테이션에서는 Tessent Embedded Analytics가 포괄적이고 효율적인 디버깅과 시스템 레벨 테스트 (SLT) 프레임워크에서 RISC-V AI 가속기와 관련된 고유한 문제를 해결하는 데 어떻게 사용되는지 소개해요.이 프레임워크는 확장 가능한 디버깅 솔루션을 제공해요.

회로판 디자인이고 중앙에 작은 정사각형이 있는 AI 칩 이미지예요.
케이스 스터디

피코콤이 테센트로 5G SoC와 네트워크를 최적화하는 방법

피코콤의 피터 클레이든 사장이 지멘스의 가진더 파네사르와 함께 Tessent Embedded Analytics가 피코콤의 5G 스몰셀 네트워크 SoC를 최적화하는 데 사용되는 비침입적 모니터링과 통찰력을 어떻게 제공하는지 설명하는 걸 들어보세요.

교실 실험실에서 컴퓨터로 작업하는 학생들

캘레이는 트레이스 인코더로 복잡한 소프트웨어를 최적화하죠

캘레이는 복잡한 소프트웨어 스택의 트레이스 및 디버그 문제를 해결하기 위해 Siemens의 Tessent Embedded Analytics Enhanced Trace Encoder IP 모듈을 활용했어요.캘레이는 브랜치 예측과 점프 타겟 캐시 같은 임베디드 기능을 사용하여 압축률을 크게 높여 전체 시스템의 성능을 최적화했어요.

캘레이는 테센트 인핸스드 트레이스 인코더로 복잡한 소프트웨어를 최적화하죠
케이스 스터디

씨게이트가 Tessent로 디버그와 최적화를 개선한 방법

씨게이트 테크놀로지의 고급 IP 개발 담당 엔지니어링 디렉터인 리처드 본 (Richard Bohn) 이 씨게이트의 몇 가지 문제점과 Tessent Embedded Analytics 제품을 사용하여 디버그와 최적화를 개선하는 방법에 대해 설명해 주세요.

회로판 열 이미지입니다.

테센트로 SoC 검증 시간을 줄여요

Tessent Embedded Analytics는 오늘날 SoC 내의 복잡한 행동을 시스템 수준에서 총체적으로 볼 수 있게 해줘요.온칩 데이터를 실행 가능한 정보로 바꾸고 어떤 SoC 개발 흐름에도 잘 맞아요.제품 관리 책임자인 Geir Eide가 Tessent Embedded Analytics로 SoC 검증 시간을 줄이는 방법에 대해 이야기하는 걸 들어보세요.

누구와 파트너 관계를 맺는지 알아보세요

전자 업계의 유명 인사들과 함께 Tessent Embedded Analytics 기술을 사용해 보세요.SoC 개발 도구 제공업체, 다른 실리콘 IP 제공업체 및 프로세서 공급업체, 보안 전문가, 실리콘 설계 컨설팅 회사 등 파트너 에코시스템에서 지원해요.

더 알아보기

자주 묻는 질문