FPGA 신시사이저스
all
정밀도
정밀 합성은 업계에서 가장 포괄적인 FPGA 공급업체 독립 솔루션인 Siemens EDA의 FPGA 플로우 전반에 걸쳐 고품질 결과, 업계 고유의 기능, 통합을 제공해요.
FPGA 디자인이에요
당신의 FPGA 설계 흐름은 복잡한 최신 FPGA를 대상으로 하는 새로운 차원의 설계를 위한 준비가 되셨나요?함께 작동하지 않는 포인트 툴로 어려움을 겪고 계세요?원하는 예산으로 QoR 목표를 달성할 수 있어요?당신의 PCB와 FPGA 팀은 전체적인 시스템 제약을 달성하기 위해 협력할 수 있나요?
지멘스 EDA의 완전한 FPGA 디자인 플로우
Siemens EDA의 FPGA 설계 솔루션은 통합된 FPGA 설계 입력, 합성, 검증, 등가 검사, PCB 설계 플랫폼을 제공해요. 이 플랫폼은 FPGA 설계의 생성부터 기판까지 속도를 높여 설계 QoR 목표와 시스템 제약 요구 사항을 충족해요.
트렌드와 기술
새로운 차원의 FPGA 디자인 & 방법론
FPGA는 빠르게 진화하는 시장 부문 (5G, ML, AI 등) 과 안전이 중요하고 신뢰성이 높은 설계에 점점 더 많이 사용되고 있어요.이런 종류의 설계에는 HLS나 SEE 완화 같은 새로운 방법론을 사용해야 해요.게다가 이런 대규모 설계를 디버그하고 검증하는 것도 어려워요.
안전하고 믿을 수 있는 FPGA 디자인
안전이 중요한 설계의 경우 Precision Hi-Rel은 복사, 진동 또는 기타 환경 조건으로 인한 소프트 오류 발생 및 전파 가능성을 줄이는 페일 세이프 메커니즘 (감지, 마스크, 완화) 을 제공해요.
FPGA에서 C++/SystemC 설계를 가속화하세요
C++/SystemC 설계에서 최적의 QoR을 달성하고 클로저 설계 시간을 단축하려면 Catapult와 Precision FPGA Synthesis 툴 간의 긴밀한 통합과 더 나은 산술 연산자 추정이 중요해요.
게이트 레벨 시뮬레이션이 너무 느린가요?
FormalPro하고 Precision FPGA 합성 툴을 통합하면 복잡한 DSP와 RAM을 사용하는 골든 RTL 설계와 비교하여 합성된 게이트 레벨 넷리스트를 훨씬 빠르게 검증할 수 있어요.
