디지털 IC 설계를 위한 배치 및 경로 지정 소프트웨어예요

경쟁적인 런타임에서 어떻게 우수한 품질의 결과를 얻을 수 있나요?고급 프로세스 노드에서의 설계 구현 문제에는 새로운 배치 및 경로 패러다임이 필요해요.

트렌드와 기술

디지털 구현의 어려움들

설계 복잡성, 성능/전력/면적 목표, 시장 출시 시간을 관리하는 것이 현대 SoC 설계의 중요한 과제예요.설계 규칙의 복잡성과 회의 타이밍으로 인해 설계 마감이 그 어느 때보다 어려워지고 장소와 경로의 패러다임 전환이 필요해요.

멀티 패터닝 기술, EUV 리소그래피, 혼합 높이 셀을 광범위하게 사용하면 배치와 라우팅이 복잡해요.DRC 폐쇄를 효과적으로 달성하려면 배치 및 경로 기술의 근본적인 변화가 필요해요.

시장에서는 전력 사용량이 가장 적고 성능이 높은 IC를 원해요.획기적인 최적화 기술은 타이밍 및 영역 목표를 달성하고 개발 비용을 제어하면서 전력을 최소화할 수 있어요.

와이어/비아 저항 증가로 정확한 경로 후 타이밍 추정이 그 어느 때보다 어려워졌어요.흐름 초기에 세부 경로 가시성을 높여 반복을 피하고 PPA를 개선하며 마감 시간을 단축하세요.

Reduce total power consumption for power sensitive applications

Realize fast design closure and solve advanced node high wire/via resistivity challenges

Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications