캐터펄트 하이레벨 신세시스 리소스 라이브러리

이 강연에서는 HLS를 사용하여 단일 알고리즘 설명으로 AI 가속기의 여러 RTL 구현을 신속하게 만들고 평가하는 방법을 보여드릴게요.

오늘날의 IoT 시스템에서 AI를 효율적으로 제공하는 것은 단순히 파이썬의 신경망을 엣지 디바이스로 이식하는 것 이상이에요.High-Level Synthesis (고수준 합성) 로 만든 맞춤형 하드웨어는 당신의 시스템을 경쟁 제품과 차별화할 수 있어요.

개발자들이 컴퓨팅 집약적인 기능을 임베디드 프로세서에서 실행되는 SW에서 느슨하게 연결된 버스 기반 주변 장치인 HW 기반 가속기로 마이그레이션할 수 있게 해주는 HW/SW 공동 설계와 HLS가 포함된 설계 흐름이에요.

칩 설계에 HLS를 채택하는 것은 설계 및 검증의 복잡성 증가와 시장 출시 시간 압박 때문이에요.HLS를 사용하면 전체 설계 및 검증 흐름을 단축하여 설계자들이 칩을 더 빨리 시장에 출시할 수 있어요.

이 세션에서는 HLS를 사용하여 다양한 유형의 가속기를 만드는 방법과 HLS를 RISC-V 프로세서 설계에 통합하는 방법을 보여줍니다.AI 추론 알고리즘하고 암호화 알고리즘을 예로 들 거예요.

이 백서는 창고 규모의 비디오 트랜스코딩을 겨냥한 새로운 가속기의 대규모 설계 및 배포에 대해 설명해요.VCU 개발에 채택한 최첨단 하드웨어 설계 흐름은 Catapult를 사용했어요.섹션 3.4 참조.

이 온디맨드 교육 학습 경로에서는 엔지니어들에게 C++, HLS와 하드웨어 설계를 위한 Catapult를 소개해요.

이 온디맨드 교육 학습 경로에서는 사용자에게 SystemC와 MatchLib 라이브러리를 사용한 HLS 설계, 디버그, 검증에 필요한 설계 개념을 소개해요.

이 학습 경로를 통해 사용자에게 Catapult HLV 흐름을 소개하는데, 알려지고 신뢰할 수 있는 기술을 사용하여 상위 소스의 엄격한 기능 검증이 가능해요.

개발자들이 컴퓨팅 집약적인 기능을 임베디드 프로세서에서 실행되는 SW에서 느슨하게 연결된 버스 기반 주변 장치인 HW 기반 가속기로 마이그레이션할 수 있게 해주는 HW/SW 공동 설계와 HLS가 포함된 설계 흐름이에요.

칩 설계에 HLS를 채택하는 것은 설계 및 검증의 복잡성 증가와 시장 출시 시간 압박 때문이에요.HLS를 사용하면 전체 설계 및 검증 흐름을 단축하여 설계자들이 칩을 더 빨리 시장에 출시할 수 있어요.

이 세미나에서는 AXI 기반 AI/ML 가속기를 사용하여 HLS가 어떻게 C 기반 설계, 시스템 수준 성능 분석, RTL 커버리지 클로저를 통한 포괄적인 검증을 통해 알고리즘에서 빠르게 전환하는지 보여주세요.

소개 및 기술 세부 사항으로 HLS가 알고리즘의 힘/성능을 빠르고 정확하게 탐구하고 FPGA 구현으로 빠르게 이동하여 데모스트레이터/프로토타입을 만드는 방법 등을 이해해요.

8부로 구성된 이 기술 세미나는 HLS에 대해 거의 알지 못하고 개념에 익숙하지만 컴퓨터 비전과 딥 러닝 구현에 HLS를 적용한 실제 사례를 원하는 사람들을 위해 마련됐어요.

다음 비디오 시리즈는 HLS를 사용한 간단한 ML 가속기 설계를 소개해요.

5부작으로 구성된 이 시리즈는 Catapult Design Analyzer를 사용하여 합성 결과를 분석 및 시각화하고, 코딩 스타일 실수를 자동으로 식별하고, 최적화 병목 현상을 정확히 찾아내는 방법을 단계별로 안내해요.

9부작으로 구성된 이 비디오 시리즈에서는 C++ 부동 소수점 알고리즘을 Catapult 고수준 합성을 사용하여 RTL을 최적화하는 데 필요한 것을 단계별로 안내해요.