캐터펄트 고수준 합성 및 검증 이벤트

이 웨비나에서는 오픈 소스 Matchlib 라이브러리로 빌드되고 Catapult HLS로 합성된 SystemC 모델이 초기 설계 요구와 늦게 도착하는 RTL 사이의 격차를 좁힌다는 것을 보여줄게요.

이 백서에서는 기능 적용 범위를 사용한 하드웨어/소프트웨어 경계 전반의 고급 검증에 대해 살펴봅니다.높은 수준의 검증과 하드웨어-소프트웨어 공동 검증은 완전한 시스템 검증을 보장하고 버그 이스케이프를 방지해요.

Siemens EDA 포럼이 핀란드에 돌아왔어요.10월 27일 탐페레나 10월 29일에 오울루에서 열리는 이 무료 행사에 참여하세요. 반도체와 전자 시스템 설계를 변화시키는 기술에 초점을 맞춘 이 행사에 참여하세요.

며칠간 진행되는 이 이벤트는 Catapult 사용자들이 관심을 가질 만한 모든 주제를 다루기 위한 거예요.

엣지 디바이스용으로 가장 에너지 효율적인 추론 가속기를 만드세요. 추론당 가장 낮은 에너지를 달성하는 팀이 승리할 수 있으니까요.이기려면 엄격한 정확도와 면적 요건을 충족해야 해요.

HLS (High-Level Synthesis) 가 엔지니어가 고수준 알고리즘 설계에서 최적화된 하드웨어 구현으로 전환할 수 있게 해서 하드웨어 개발을 가속화하는 데 어떻게 도움이 되는지 살펴보세요.

이 세션에서는 전자 설계자들이 HLS (High-Level Synthesis) 를 사용하여 맞춤형 가속기를 배포하는 방법을 보여줘요.

C++ 함수를 ASIC/ FPGA에 배포할 준비가 된 하드웨어 구현으로 바꾸는 기술인 HLS (고수준 합성) 에 대해 알아보세요.HLS는 하드웨어 설계와 검증을 모두 단순화하고 가속화해요.

Catapult AI NN은 파이썬 신경망 모델에서 시작하여 RTL 하드웨어 가속기를 생성하는 자동화된 흐름을 제공하여 PPA 목표를 최적화하기 위한 빠른 설계 탐색을 가능하게 해요.

RISC-V: 성능/효율성에 맞게 프로세서를 조정하세요.이 워크숍에서 HLS에 대해 배워서 웨이크워드 추론 코프로세서를 만들고 통합하고 전력, 성능, 면적 이득을 비교해 보세요.

엣지 AI에는 전력 효율성과 성능이 필요해요.맞춤 하드웨어로 균형을 잡으세요!HLS가 파이썬에서 맞춤형 하드웨어로 어떻게 바뀌는지 알아보세요.웨이크워드 추론을 위한 AI 가속기를 만들고 HLS 전력/성능 향상을 측정하세요.

전자 설계자들이 HLS를 사용하여 맞춤형 가속기를 배포하는 방법을 알아보세요.가속기를 특정 추론에 맞게 조정하면 상용 GPU/TPU보다 성능이 뛰어나고 에너지 소비도 줄일 수 있어요.

뮌헨에서 저희와 함께하세요. 다양한 주제에 걸쳐 동료들이 진행하는 기술 세션이 공유돼서 새로운 개념을 탐구하거나 핵심 전문 분야를 깊이 있게 연구할 수 있어요.

북미 이벤트에 참여하세요. 아이디어, 정보, 모범 사례를 교환할 수 있는 전용 환경으로 역할을 주도하고 고객과 함께 성공을 거둘 수 있어요.

이 강연에서는 고수준 합성 (HLS) 을 사용하여 ASIC나 FPGA 기술을 겨냥한 맞춤형 AI 가속기를 개발하는 방법을 설명해요.엣지 시스템에 AI 추론을 실제로 배포하는 방법을 알아보세요.

임베디드 시스템은 프로세서가 제공할 수 있는 것보다 더 많은 컴퓨팅 파워를 요구해요.하드웨어 가속기가 해결책을 제공해요.이 세션에서는 머신러닝과 이미지 프로세싱의 실제 사례를 통해 C++를 ASIC/FPGA용 RTL로 바꾸는 HLS에 대해 알아봐요.

이 워크숍에서는 고수준 합성과 하드웨어 가속기를 빠르고 정확하게 생산할 때 얻을 수 있는 이점을 다룰 거예요.HLS를 사용한 웨이크워드 알고리즘의 단계별 설계와 검증을 다룰 거예요.

엣지 추론을 위해 성능, 영역, 리소스의 균형을 맞출 수 있는 SoftMax 아키텍처와 마이크로아키텍처를 살펴보세요.진화하는 알고리즘에 보조를 맞출 민첩한 FPGA 설계 워크플로를 발견하세요.

이 실습 세션에서는 C++ 함수를 하드웨어 구현으로 변환하는 기술인 고수준 합성을 소개해요.RISC-V 코프로세서를 만들어 로켓 코어 설계에 통합할 거예요.

고수준 합성과 하드웨어 가속기를 빠르고 정확하게 생산할 때 얻을 수 있는 이점에 대해 알아보세요.HLS를 사용한 웨이크 워드 알고리즘의 단계별 설계와 검증을 다룰 거예요.

저희와 함께 EDA AI의 기능을 살펴보고 미래가 어떻게 될지 확인해 보세요.특수 목적의 중앙 집중식 EDA AI 플랫폼을 갖는 원대한 비전에 대해 논의할 거예요.

이 워크숍에서는 고수준 합성과 하드웨어 가속기를 빠르고 정확하게 생산할 때 얻을 수 있는 이점을 다룰 거예요.HLS를 사용한 웨이크워드 알고리즘의 단계별 설계와 검증을 다룰 거예요.

하드웨어에 ML을 배포하는 데 따르는 문제와 솔루션에 대한 귀중한 통찰력을 얻으세요.HLS와 hls4ml가 신경망 기반 하드웨어 가속기 개발을 어떻게 간소화하고 업계 미래의 기본인지 이해하세요.

User2User는 Siemens EDA 도구를 사용하여 최첨단 제품을 설계하는 동료 기술 전문가들과 함께 배우고 성장하며 교류할 수 있는 기회예요.

HLS를 사용하여 ASIC/FPGA용 C++를 RTL로 변환하여 사용자 지정 액셀러레이터를 활성화하는 방법을 알아보세요.세션에서는 임베디드 시스템용 ML 및 이미지 프로세싱의 HLS 모범 사례와 실제 사례를 다룹니다.

빠르고 정확한 하드웨어 가속기 생성을 위한 고수준 합성을 살펴보세요.웨이크워드 알고리즘으로 RTL 설계와 검증을 다루고 더 빠른 AI HW 개발을 위해 HLS를 파이썬으로 확장한 캐터펄트 AI NN을 선보일 거예요.

DVCon US에 참여하세요: 우리의 짧은 워크샵, 오찬, 논문, 포스터 세션에 참석하세요.부스 301에서 저희 Siemens를 방문하셔서 더 스마트한 미래를 더 빠르게 설계하는 데 Siemens가 어떻게 도움이 될 수 있는지 알아보세요.

Siemens EDA와 함께 전자 시스템과 집적 회로의 설계와 검증을 위한 언어, 도구, 방법론, 표준을 실제로 적용하여 흐름을 개선하는 데 집중하세요.

Siemens EDA와 함께 전자 시스템과 집적 회로의 설계와 검증을 위한 언어, 도구, 방법론, 표준을 실제로 적용하여 흐름을 개선하는 데 집중하세요.

앙쿠르 굽타의 기조연설 보러 와요: AI가 엣지를 위한 반도체 설계를 재정의하는 방법
9월 10일 화요일 오전 11시 15분

DVCon Taiwan은 대만 반도체 및 EDA 산업의 설계 및 검증 엔지니어, 연구원, 관리자를 위한 최고의 컨퍼런스예요.

Siemens EDA와 함께 전자 시스템과 집적 회로의 설계와 검증을 위한 언어, 도구, 방법론, 표준을 실제로 적용하여 흐름을 개선하는 데 집중하세요.

이 강연에서는 HLS를 사용하여 단일 알고리즘 설명으로 AI 가속기의 여러 RTL 구현을 신속하게 만들고 평가하는 방법을 보여드릴게요.

2024년 6월 23일부터 27일까지 캘리포니아 샌프란시스코에서 열리는 DAC 2024에서 Siemens 전자 설계 자동화 (EDA) 전문가들을 만나세요.

임베디드 시스템의 컴퓨팅 파워에 대한 수요가 계속 증가해요.기능을 HW 가속기로 옮기는 게 중요해요.HLS는 C++ 함수를 ASIC나 FPGA의 하드웨어 설명으로 변환하여 자동화해서 IP와 ML의 효율성을 높여줘요.

유익한 튜토리얼, 오찬, 워크샵, 논문, 포스터 세션에 참석하고 전시 부스를 방문하여 Siemens가 어떻게 더 스마트한 미래를 더 빨리 설계하도록 도울 수 있는지 알아보세요.

HLS를 사용하여 5G L1 스택의 특정 기능을 SW에서 HW로 마이그레이션하는 방법을 보여줄게요.HLS는 다른 방법으로는 불가능할 수도 있는 실용적인 5G 배포를 가능하게 할 수 있어요.

이 실습 수업에서는 참석자들이 HLS를 사용하여 추론 가속기를 개발하게 해요.참가자들은 맞춤형 추론 가속기를 만드는 방법과 임베디드 시스템에 가져올 수 있는 이점을 이해하게 될 거예요.

AIHW의 Tessent Embedded Analytics 팀에서 AI SoC의 복잡한 기능적 동작에 대한 타의 추종을 불허하는 가시성과 통찰력을 발견하고, ASIC 및 FPGA 기반 설계에 RISC-V 아키텍처의 힘을 활용하는 방법에 대해서도 알아보세요.

캐터펄트와 파워프로는 올해 DAC에서 꽤 많은 세션을 가졌어요. 하나는 NVIDIA의 세션이고 다른 하나는 텔레칩스의 세션이었어요.아래 온디맨드 링크를 사용하여 부스 내 프레젠테이션을 확인해 보세요.

CEA는 오픈 소스 DL 프레임워크 N2D2와 Catapult HLS를 연결하여 하드웨어 가속기의 설계 프로세스를 줄여 새로운 AI 알고리즘에 보조를 맞출 수 있게 하는 방법론을 제시해요.

텔레칩은 C++ HLS를 사용하여 전체 AXI4 사양을 충족하는 AXI4 마스터 IP를 설계했습니다. 소프트웨어와 같은 DMA 블록 액세스를 제공하는 동시에 여러 개의 뛰어난 버스트를 사용하여 높은 처리량을 달성했어요.

캐터펄트 HLS로 FPGA에서 HEVC 인코더 (크바자르) 구현의 복잡성 관리하기

파누 쇼발 박사가 어떻게 캐터펄트 HLS로 임베디드 실시간 HEVC 인트라 인코더를 HW에 구현할 수 있었는지 설명해줄 거예요.

이 웨비나에서는 가치 범위 분석을 기반으로 하는 간단하고 강력한 양자화 방법론을 소개해요.

고수준 합성은 북미와 유럽의 U2U에서 꽤 뜨거운 주제였어요.우리의 2023년 U2U 세션을 모두 확인해 보세요.

IP 수준에서 Catapult를 사용해서 1년 안에 ISP를 만들었어요. 기존 RTL로는 불가능했을 작업이에요.디자이너 경험에 대한 의존도를 줄이기 위해 AI 지원 DSE 도구를 도입했어요.

웨비나 “HLS를 사용한 데이터플로우 CNN 가속기의 저전력 및 기능 안전을 위한 아키텍처 개선”에 대해 자세히 알아보세요.

C++와 SystemC/MatchLIB HLS가 어떻게 단순히 SystemC를 RTL로 변환하는 것 이상인지 알아보세요.경쟁력 있는 RTL을 빠르고 저렴하게 제공하는 데 필요한 언어 선택, 아키텍처 탐색, 전력 추정, 최적화를 다룰 거예요.

개발자들이 컴퓨팅 집약적인 기능을 임베디드 프로세서에서 실행되는 SW에서 느슨하게 연결된 버스 기반 주변 장치인 HW 기반 가속기로 마이그레이션할 수 있게 해주는 HW/SW 공동 설계와 HLS가 포함된 설계 흐름이에요.

고수준 합성을 사용하여 Python에서 합성 가능한 RTL로 전환하여 사용자 지정 AI 가속기를 생각보다 빠르고 쉽게 배포하는 방법을 알아보세요.

코넬은 HiSparse를 소개해요: 희소 행렬 밀도-벡터 곱셈의 가속기예요.HLS 구현과 시뮬레이션을 모두 사용해서, 희소 가속기는 대역폭과 에너지 효율성을 높이면서도 확실한 속도 향상을 제공해요.

FNAL은 NN 오토인코더 모델을 방사선에 강한 ASIC로 구현해서 손실이 큰 데이터를 압축할 수 있다는 걸 보여준대요.이렇게 하면 검출기 에너지 프로파일의 중요 정보를 보존하면서 데이터 전송 문제가 완화돼요.

5G 표준은 가장 비용 효율적인 제품을 만들 수 있는 누구에게나 하드웨어 개발의 세계를 열어줘.Catapult와 Questa, Veloce는 5G 시스템 설계를 위한 신뢰할 수 있는 통합 설계 및 검증 솔루션을 가능하게 해요.

CO Microsystems社、VIT。

이 웨비나에서는 특정 애플리케이션에 완벽하게 최적화되어 획기적으로 더 나은 하드웨어와 소프트웨어를 생산하는 데이터 기반 하드웨어 설계의 새로운 모델을 공유할 거예요.

이 튜토리얼은 예제 알고리즘을 사용하여 전체 소프트웨어 구현에서 하드웨어와 소프트웨어 요소를 혼합하여 고성능의 효율적인 구현으로 HLS 알고리즘을 변환하는 방법을 보여줄게요.

HLS가 무엇이고 HLS를 사용하여 애플리케이션별 액셀러레이터를 만드는 방법에 대한 개요예요.하드웨어 및 소프트웨어 관점에서 이러한 가속기를 프로세서 기반 시스템에 어떻게 통합할 수 있는지 보여줄 거예요.

HLS는 정확한 파티셔닝을 가능하게 해서 진정한 HW/SW 공동 설계를 가능하게 해줘요.
SW하고 HW 가속기 사이의 탐구 및 기능 교환으로
버스 트래픽, 메모리 사용률, 프로세서 부하를 최적화해요.

칩 설계에 HLS를 채택하는 것은 설계 및 검증의 복잡성 증가와 시장 출시 시간 압박 때문이에요.HLS를 사용하면 전체 설계 및 검증 흐름을 단축하여 설계자들이 칩을 더 빨리 시장에 출시할 수 있어요.

이 강연에서는 HLS로 중요한 설계 절충 결정을 내리는 데 필요한 데이터를 제공하는 방법을 알아보고 HLS가 MBSE 흐름에서 시스템 검증을 가능하게 하는 방법과 HLS가 공급망 위험을 완화하는 방법을 다룰 거예요.

어떤 캐터펄트 HLS 플로우가 JPL-NASA의 요구에 더 적합한지 이해하기 위해 해리스 코너 디텍터 이미지 프로세싱 코어를 언타임드 C++와 타임드 SystemC 모두에 구현했어요.각 플로우에서 배운 교훈이 제시될 거예요.

이 튜토리얼은 독특한 관점에서 디자인 품질 문제에 접근할 거예요.

이 워크숍에서는 다양한 추상화 수준에서 실행되는 예제 설계를 보여주고 설계 프로세스의 각 단계에서 달성할 수 있는 다양한 검증 목표를 탐구합니다.

하버드가 High-Level Synthesis 기반의 애자일 알고리즘-하드웨어 공동 설계 및 공동 검증 방법론을 조명했어요. 덕분에 프론트엔드 VLSI 설계 노력을 수십 배 줄일 수 있었어요.

이 세션에서는 HLS를 사용하여 다양한 유형의 가속기를 만드는 방법과 HLS를 RISC-V 프로세서 설계에 통합하는 방법을 보여줘요.AI 추론 알고리즘하고 암호화 알고리즘을 예로 들 거예요.

하드웨어에 알고리즘을 배포하려면 알고리즘과 그 데이터 종속성에 대한 이해가 필요해요.HLS를 통한 RTL로의 자동 경로를 사용하여 C++ 설명에서 이러한 통찰력을 얻는 자동화된 방법을 설명하겠습니다.

하드웨어에 알고리즘을 배포하려면 알고리즘과 그 데이터 종속성에 대한 이해가 필요해요.HLS를 통한 RTL로의 자동 경로를 사용하여 C++ 설명에서 이러한 통찰력을 얻는 자동화된 방법을 설명하겠습니다.

이 웨비나는 더 높은 추상화 수준에서 포괄적인 검증을 더 빠르게 달성하면서도 알려지고 신뢰할 수 있는 RTL 검증 기술을 적용하는 방법을 보여줘요.

프레젠테이션에서는 향후 프로젝트에서 개발 프로세스 속도를 높이는 데 사용할 수 있는 Catapult HLS 플랫폼에 대한 높은 수준의 기술 개요를 제공할 거예요.

이 원탁에서는 HW/SW 코드 설계의 몇 가지 흥미로운 접근 방식과 이러한 접근 방식의 장단점에 대해 논의할 거예요.지멘스의 아눕 사하와 러셀 클라인이 주최하고 하버드 대학교 티에리 탐베가 합류했어요.

이 강연에서는 엣지를 위한 실리콘과 에너지 효율이 낮은 소형 하드웨어에 강력한 기계 학습 알고리즘을 배포하는 데 도움이 되는 설계 선택에 초점을 맞출 거예요.

AI는 임베디드 시스템에서 어디에나 존재할 태세예요.긴 연장 코드 없이도 저전력, 계산 제약이 있는 장치에서 추론을 효과적으로 배포할 수 있는 방법을 알아보세요.

기조 연설은 HLS부터 하드웨어 소프트웨어 공동 설계까지, 실리콘 설계 프로세스의 과거, 현재, 미래, 혁신, 최신 기술 동향을 다루고 있어요.