all
C++/SystemC Synthesis
C++ 또는 SystemC를 설계 입력으로 사용하고 주파수 및 대상 기술에 맞게 조정된 ASIC, eFPGA 또는 FPGA 구현을 최적으로 타겟팅하는 포괄적인 HLS 플로우입니다.
캐터펄트 고수준 합성 및 검증
Catapult는 C++ 및 SystemC 기반 고수준 합성 (HLS) 을 위한 가장 광범위한 하드웨어 설계 솔루션 포트폴리오를 보유하고 있습니다.Catapult는 저전력 추정 및 최적화를 지원하는 물리 인식 다중 VT 모드와 다양한 주요 검증 솔루션을 통해 Catapult HLS를 단순한 “C to RTL” 이상의 가치를 제공합니다.
가상 HLS 세미나
Catapult 고객이 실제 HLS 사용에 대해 이야기하다
지난 몇 년 동안 설계 및 검증의 복잡성 증가와 시장 출시 기간 압박으로 인해 칩 설계에 HLS 채택이 폭발적으로 증가했습니다.Catapult HLS를 사용하면 설계자가 전체 설계 및 검증 흐름을 단축하여 칩을 더 빠르게 시장에 출시할 수 있습니다.
Catapult High-Level Synthesis Solutions
Catapult 고수준 합성 솔루션은 C++ 및 SystemC 언어 지원, FPGA 및 ASIC 독립성, ASIC 전력 추정 및 최적화, 최신 물리 인식 다중 VT 영역 및 성능 최적화를 제공하여 설계를 향상시킵니다.
Catapult High-Level Verification Solutions
Catapult HLV 플랫폼을 사용하여 알려지고 신뢰할 수 있는 방법으로 고수준 검증 (HLV) 흐름을 가속화하십시오.고급 설계 검사, 코드/기능 적용 범위, 정적/형식적 방법을 활용하여 전체 SoC 검증 소요 시간 및 비용을 최대 80% 까지 줄이십시오.
리소스 라이브러리
캐터펄트 하이레벨 합성
Catapult 고수준 합성 및 검증 플랫폼을 통해 어떻게 더 많은 작업을 더 잘 수행할 수 있는지 알아보십시오.AI/ML, 딥 러닝, 컴퓨터 비전, 통신, 비디오 등에 대해 알아보십시오.Siemens의 고급 합성 및 검증 (HLS 및 HLV) 도구는 필요한 경쟁 우위를 제공합니다.
