자동 번역이 적용된 페이지입니다. 영어로 보시겠습니까?

캐터펄트 고수준 합성 및 검증

Catapult는 가장 광범위한 C++ 및 시스템 C 기반 고수준 합성 (HLS) 용 하드웨어 설계 솔루션 포트폴리오를 가지고 있어요.Catapult의 물리 인식, 다중 VT 모드, 저전력 추정 및 최적화, 그리고 다양한 선도적인 검증 솔루션 덕분에 Catapult HLS는 단순한 “C to RTL” 그 이상이에요.

HLS & HLV 다가오는 이벤트들 HLS & HLV 리소스 라이브러리

캐터펄트 하이레벨 신세시스 솔루션

Catapult 고수준 합성 솔루션은 C++ 및 SystemC 언어 지원, FPGA 및 ASIC 독립성, ASIC 전력 추정 및 최적화에 더해 최신 물리 인식 다중 VT 영역 및 성능 최적화를 제공하여 설계를 향상시켜요.

캐터펄트 HLS 스킴이에요

C++/시스템MC 합성

C++ 또는 SystemC를 설계 입력으로 사용하고 주파수 및 대상 기술에 맞게 조정된 ASIC, eFPGA 또는 FPGA 구현을 최적으로 타겟팅하는 포괄적인 HLS 플로우예요.

투석기 저전력

저전력 솔루션

초기 설계 공간 탐색, 전력 추정, 저전력 ASIC RTL 최적화와 관련하여 Catapult는 PowerPro 기술로 최적화된 고효율 RTL을 생성해요.

'암', '카운터웨이트', '트리거'와 같은 라벨이 붙은 부품들이 있는 투석기의 벡터 그래픽이에요.

AI 솔루션즈

캐터펄트 AI는 가속화된 설계 탐색, 양자화 분석 및 성능, 전력 및 면적 예측을 위해 HLS를 향상시켜요.

캐터펄트 High-Level Verification 솔루션

Catapult HLV 플랫폼을 사용하여 알려지고 신뢰할 수 있는 방법으로 고수준 검증 (HLV) 흐름을 가속화하세요.높은 수준의 설계 검사, 코드/기능 적용 범위, 정적+형식적 방법을 활용하여 전체 SoC 검증 소요 시간과 비용을 최대 80% 까지 줄여요.

fc 캐터펄트 커버리지

캐터펄트 커버리지

명령문, 브랜치, 조건, 표현식 (FEC) 및 어레이 액세스 지원 포함 HLS 인식 코드 적용 범위, 커버그룹, 커버포인트, 빈 및 크로스를 지원하는 SystemVerilog에서 영감을 받은 함수 적용 범위.

캐터펄트 공식 검증 툴즈 플로우

캐터펄트 공식 검증 도구들

실수, 모호성, 문제 설계 문제나 사용자 제약조건 실수를 HLS 프로세스 초기에 정식으로 찾아내세요.타이밍하고 인터페이스가 다르더라도 Catapult Formal은 검증하고 커버리지 클로저 플로우를 가능하게 해요.

SLEC 시스템 플로우

SLEC 시스템이요

SLEC를 사용해 당신의 하이 레벨 모델과 비교해서 RTL의 정확성을 확인해 보세요.언어, 타이밍 또는 추상화의 차이에도 불구하고 사양과 구현이 동일하다는 증거를 가능하게 해줘요.

엔지니어 두 명이 모니터 두 대에서 Questa HL-SystemC를 사용하고 있어요.

높은 수준의 검증

이 HL-SystemC

Questa HL-SYC 확장을 통한 높은 수준의 설계 검증은 흐름 초기에 검증을 시작하여 합성 전에 문제를 제거하는 데 도움이 돼요.