Calibre Circuit Verification 제품군에는 레이아웃 대 회로도 (LVS), 신뢰성 검증 및 기생 추출이 포함됩니다.이러한 도구는 사인 오프 품질 결과를 제공할 뿐만 아니라 회로 시뮬레이션 및 기타 다운스트림 요구 사항을 위한 Siemens EDA 및 타사 제품과의 통합을 제공합니다.
당사의 회로 검증 도구 모음은 오늘날 IC 설계의 기능 수율 문제를 정확하고 효율적으로 해결합니다.Calibre NMLVS 툴은 정밀한 디바이스 파라미터로 정확한 회로 동작을 보장하며, 기생 추출 툴은 모든 설계 스타일에 필요한 정확한 고성능 추출을 제공합니다.신뢰성 검증은 이 도구 모음을 보완합니다.
캘리버 회로 검증은 회로도 및 기생 추출 솔루션에 비해 빠르고 효율적인 레이아웃을 제공하므로 제조 시 회로가 성공적으로 작동할 수 있습니다.설계자들은 실리콘 성능 및 신뢰성에 대한 칼리버 예측의 정확성에 의존하여 최초의 제품 성공을 달성합니다.
반도체 설계가 더욱 발전하고 SoC 복잡성이 증가함에 따라 검증 병목 현상으로 인해 일정이 지연되고 실리콘 품질이 저하될 수 있습니다.Calibre의 2세대 Verilog-to-LVS (V2LVS) 는 넷리스트 변환을 크게 가속화하고 메모리 사용량을 최대 92% 줄이며 향상된 디버깅 통찰력을 제공하는 모듈식 병렬 아키텍처를 도입합니다.새로운 보고, 전력/접지망 처리 및 사용자 경험 개선을 통해 도식 사인오프에 비해 안정적이고 확장 가능한 레이아웃이 보장됩니다.이 백서에서는 새로운 V2LVS 내부의 아키텍처 혁신과 사용자 중심의 발전을 살펴보고 실제 고객 혜택, 향상된 효율성 및 디지털 설계 검증 분야의 향후 기능에 대한 로드맵을 강조합니다.
