대만 반도체 제조 회사 (TSMC) 가 퓨어 플레이 파운드리 비즈니스 모델을 개척했어요.자체 이름으로 반도체 제품을 설계, 제조 또는 판매하지 않기로 결정한 TSMC 성공의 열쇠는 항상 고객의 성공에 초점을 맞추는 것이었어요.TSMC에서 만든 반도체는 스마트폰, 고성능 컴퓨팅, 사물 인터넷 (IoT), 자동차, 디지털 소비자 전자 제품 등 다양한 최종 시장에서 광범위하게 사용되는 크고 다양한 글로벌 고객층에 서비스를 제공해요.
TSMC
TSMC EDA Alliance는 고객이 TSMC 프로세스 기술을 채택하는 데 있어 설계 장벽을 줄여 줘요.EDA 얼라이언스 파트너로서 Siemens EDA가 TSMC 설계 기술 팀과 긴밀하게 협력하여 TSMC 고급 프로세스 개발 로드맵에 맞는 새로운 EDA 도구 기능을 지원하고 참조 흐름에 TSMC의 설계 방법론을 구현함으로써 상호 고객의 설계 요구를 해결해요.TSMC와 Siemens EDA가 이번 협력을 통해 공동 고객들이 단기간에 PPA 목표를 더 잘 달성할 수 있게 해줘요.
TSMC EDA 얼라이언스
TSMC 커버리지 테이블
지멘스 EDA IC 포트폴리오 | 물리적 검증 | 더블/ 멀티 패터닝 | 패턴 매칭 | LVS | 기생 추출 | 퍼크 | 파워 무결성 및 EM | 채우기¹ | 맞춤 디자인 | 장소와 노선 | 서킷 시뮬레이션 |
14 옹스트롬-클래스 (A14) | ✔ | ✔ | ✔ | ✔ | 휩쓸어 | ✔ | | ✔ | | | ✔ |
16 옹스트롬급 (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | WIP | ✔ | | WIP | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7nm/ 6nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | 채무 | ✔ | ✔ |
16nm/ 12nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28nm/ 22nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45nm/ 40nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65nm/ 55nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0.13음/ 0.11음 | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0.18음 | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: 인증; WIP: 작업 진행 중이에요 (2026년 1월 기준)
[1]: 칼리버 스마트필은 20nm 이하의 POR (계획 오브 레코드) 이고 20nm 이상에서는 더미 필이에요.
●: 아직 인증되지 않은 프로세스 노드에 대해서는 Siemens에서 기술 파일을 제공할 거예요.요청은 Aprisa 제품팀에 문의하세요.
IC 패키징 워크플로 인증
TSMC와의 지속적인 협력으로 TSMC의 일부인 InFo 통합 기술에 대한 자동 워크플로우 인증이 성공적으로 이루어졌어요. 3D 패브릭 플랫폼.공동 고객의 경우, 이 인증을 통해 동급 최고의 EDA 소프트웨어와 업계 최고의 고급 패키징 통합 기술을 사용하여 혁신적이고 고도로 차별화된 최종 제품을 개발할 수 있어요.
우리의 자동화된 Info_OS와 Info_POP 디자인 워크플로는 지금 TSMC 인증을 받았어요.워크플로에는 다음이 포함돼요. 이노베이터3D IC, 하이퍼링크스 DRC, 그리고 칼리버 NMDRC 기술들이에요.
통합 팬아웃 (정보)
TSMC에서 정의한 바와 같이 InFo는 혁신적인 웨이퍼 레벨 시스템 통합 기술 플랫폼이에요. 모바일, 고성능 컴퓨팅 등 다양한 애플리케이션의 고밀도 상호 연결과 성능을 위한 고밀도 RDL (재분배 레이어) 및 TIV (Through InFo Via) 를 특징으로 해요.InFo 플랫폼은 특정 애플리케이션에 최적화된 다양한 패키지 체계를 2D와 3D로 제공해요.
Info_OS는 InFo 기술을 활용하고 고밀도 2/2µm RDL 선 너비/공간을 특징으로 해서 5G 네트워킹 애플리케이션을 위한 고급 로직 칩렛을 여러 개 통합해요.최소 40µm I/O 피치, 최소 130µm C4 Cu 범프 피치의 SoC에서 하이브리드 패드 피치를 지원하고 65 x 65mm 이상의 기판에서 > 2X 레티클 크기 InFo를 사용할 수 있어요.
Info_POP은 업계 최초의 3D 웨이퍼 레벨 팬아웃 패키지로 모바일 AP와 DRAM 패키지 스태킹을 통합하는 고밀도 RDL과 TIV가 특징이에요.FC_POP에 비해, Info_POP은 유기 기판과 C4 범프가 없기 때문에 프로파일이 더 얇고 전기적, 열적 성능이 더 좋아요.
칩 온 웨이퍼 온 서브스트레이트 (COWOS)
3D 타겟팅, AI, HPC에 로직과 메모리를 통합해요.Innovator3D IC는 전체 CoWOS 장치 어셈블리의 3D 모델을 만들고, 최적화하고, 관리해요.
웨이퍼 온 웨이퍼 (WoW)
Innovator3D IC는 세부 설계와 검증을 주도하는 3D 디지털 트윈 모델을 만들고, 최적화하고, 관리해요.
시스템 온 인티그레이티드 칩 (SOIC)
Innovator3D IC는 칼리버 기술로 설계와 검증을 주도하는 3D 디지털 트윈 모델을 최적화하고 관리해요.