Skip to main content
このページは自動翻訳を使用して表示されます。 元の英語を表示しますか？
カラフルな抽象的なデザインを表示する大きな画面の前に人が立っています。
Tessent Advanced DFT

Tessent RTL Pro

Tessent RTL Proの高度なDFT機能により、デザインテスタビリティを向上させ、パターン数を減らし、RTL2GDSIIデザインフローの中断を最小限に抑えます。読み込まれた内容のルックアンドフィールを維持しながらRTLを編集して記述すると、DFTが挿入される前と後のデザインの変更を簡単に比較できます。

Tessent RTL Pro を使う理由は？

設計サイクルを短縮します

RTL ProでTessent RTL編集機能をベースに構築すると、設計者は最先端のツールを活用して左シフトを押し続けることができ、VersaPointとLBIST-OSTのテストポイントをデザインRTLに挿入できます。

「シフトレフト」戦略を強化します

合成中に追加されたDFTロジックを最適化するために、サードパーティの合成および検証ツールを引き続き使用して、ゲートレベルでスキャン挿入のみを実行してください。挿入されたロジックはRTLです。出力デザインはRTLのままです。

データ量を減らします

XバウンディングとVersaPointテストポイントテクノロジーをデザインRTLに挿入して、カバレッジを向上させ、パターン数を減らしてください。

下流ツールのニーズをサポートします

合成と検証に同じRTLを使用すると、パフォーマンスが向上し、設計時間が短縮されます。テストインサートRTLを書くと、合成ツールでDFTロジックを最適化できます。検証ツールはRTLと併用するとより速く動作します。

設計フローの早い段階で、左にシフトしてもっと多くのことをしましょう

設計フローの早い段階で、RTLレベルで、テストポイント、ラッパーセル、Xバウンディングロジックの分析と挿入を自動化します。Tessent RTL Proは複雑なVerilogとSystemVerilogの構成を処理し、元のRTLデザインのルックアンドフィールを維持します。結果のRTL出力により、下流のツールのフローが簡素化され、設計に追加されたテストロジックを考慮した合成が可能になります。

回路基板上のICチップのクローズアップ
専門家に聞く-オフィスで相談をしている男性と女性。

Tessentについてもっと知りたいですか？

私たちはあなたの質問にお答えするために待機しています。

もっと詳しく知る

高速モビリティ
ブログ
all

高度なDFTでAIチップTTMを大幅に削減する3つの方法

リー・ハリソンによるこのブログで、高度なDFTとシリコンを使ってAIチップTTMを大幅に削減する3つの方法について詳しく学んでください。