Tessent Advanced DFT

Tessent DefectSim

Tessent DefectSim は、アナログ、ミックスドシグナル（AMS）、およびノンスキャンデジタル回路用のトランジスタレベルの欠陥シミュレータです。欠陥カバレッジと欠陥トレランスを測定し、大容量ICと高信頼性ICの両方に最適です。

なぜTessent DefectSim なの？

AMSの安全性、Test 品質、時間を向上させてください。Tessent DefectSimは、AMS回路の手動テストカバレッジ評価に代わるもので、品質と機能安全の基準とテストカバレッジの目標を達成するために必要な改善の指針となる客観的なデータを生成します。

スキャン可能なデジタル回路用のTestKompress Cell-Aware ATPGで使用されているトランジスタレベルの欠陥注入技術に基づいて構築されたDefectSimは、数百または数千のトランジスタを含む産業用回路ブロックに適しています。

発生確率加重欠陥カバレッジ、信頼区間、各欠陥と、それが不合格テストリミットによって検出されたのか、デジタル出力によって検出されたのかを記載したエグゼクティブサマリーを生成します。

従来の SPICE で製造テストやフラット抽出レイアウトのネットリストをパラレルCPUでシミュレートする場合と比較して、合計シミュレーション時間を大幅に短縮します。

いくつかの車載ICでTessent DefectSimを評価したところ、テストとテストのための設計技術の改善を導き、アナログテストの欠陥カバレッジを大幅に改善できる、高度に自動化された柔軟なソリューションであると結論付けました。

ウィム・ドッベラーレ, テストおよび製品エンジニアリングのディレクター, オン・セミコンダクター

ホワイトペーパー

自動車の機能安全におけるアナログ障害シミュレーションの役割を掘り下げ、アナログ故障シミュレーションがチップ設計と安全基準の遵守に及ぼす課題、用途、利点、影響を探ります。

Tessent DefectSim が注目され始めています！2017年のElektra賞から、2020年国際Test 会議の「効率的なアナログ欠陥シミュレーション」の最優秀論文賞まで。

Tessent DefectSimは、セーフティクリティカルなICに必要なISO 26262標準メトリックを測定して、システムが不当なリスクなしに動作することを保証します。