テッセントテストソリューション

Tessent AnalogTest アナログ・テスト・パターンの開発と検証をエンジニアリングの数か月からエンジニアリング時間に短縮します。これは、テストコストを削減しながら欠陥カバレッジを最大化する最も効果的な方法です。

Tessent In-System Test には、従来のロジックBISTと比較してテスト時間を短縮しながら、高品質の確定的テストパターンを適用できる組み込みハードウェアと必要なソフトウェアが用意されています。

特許取得済みのオンチップ圧縮を使用してテストデータ量を削減し、テスト時間を短縮することで、最低の製造テストコストで最高品質の確定的スキャンテストを実現します。

IEEE 1838準拠ハードウェアの生成と挿入を自動化し、3Dスタック集積回路のIEEEテストアクセスアーキテクチャを定義します。

コアレベルとチップレベルのDFT要件を切り離すことで、DFTの開発時間と製造テストのコストを削減 Tessent Streaming Scan Network (SSN)。

組み込みメモリのテスト、修理、デバッグ、特性評価の包括的な自動化と統合を可能にします。 Tessent MemoryBIST。

自動車や医療アプリケーションで使用されるICなどのセーフティクリティカルなデバイス向けの理想的なロジック内蔵セルフテストソリューションにより、ISO 26262への準拠を実現します。

オートメーションとオンチップIPを組み合わせることで、車両の機能動作中の任意の時点でICのテストと診断が可能になります。これはISO 26262規格の基本要件です。

DFT の最適な自動化により、DFT 実装の労力を軽減します Tessent Platform 階層型 DFT のフロー。

テスト圧縮レベルが最大4倍に向上し、階層型DFT、ロジックBIST対応、スキャン挿入が可能になります Tessent ScanPro。

IC設計チーム向けに開発されたこの新しいソフトウェアを使用して、さまざまな重要なDFTタスクを合理化します。

カバレッジの広いコンパクトなテストセットを生成するプロセスを簡素化します。以下の能力 Tessent FastScan ほとんどのタイプの設計に適用できるため、最も用途の広いATPGソリューションとなっています。

IEEE 1687 IJTAG 準拠のテストおよび計測用 IP を、さまざまなソースから IC 設計に自動化および統合します。

あらゆるサイズや複雑さのICへのIEEE 1149.1標準バウンダリスキャンサポートの追加を自動化することで、開発労力を軽減し、市場投入までの時間を短縮できます。

アナログ、ミックスドシグナル、およびノンスキャンデジタル回路のトランジスタレベルの欠陥をシミュレートし、カバレッジ評価を自動化して、ISO 26262などの品質基準を満たすのに役立ちます。