テッセント
all
UltraSight-V
包括的で効率的なデバッグとトレース機能を提供するように設計された組み込みIPとソフトウェアで構成される、エンドツーエンドのRISC-Vデバッグおよびトレースソリューションです。
Tessent Embedded Analytics
Tessent Embedded Analytics はRISC-Vのトレースとデバッグの業界リーダーで、複雑なシステムオンチップ（SoC）のシステム全体のリアルタイムデバッグと導入後の分析を可能にします。
迅速に、バグがなく、最適化されています
Tessent Embedded Analytics 使って、高騰する検証コストに対処しましょう。RISC-Vベースの設計や複雑なSoCのメーカーは、機能監視、性能分析、ソフトウェアの最適化を可能にするオンチップ計測器とソフトウェアツールの強力な組み合わせを使用できます。このソリューションはプロセッサーに依存せず、研究室や現場にシステムを導入する際の可視性と分析を可能にします。
デバッグ
従来のソフトウェアのみのソリューションを使用する場合よりも大幅に迅速にエラーやバグを特定して解決します。
最適化します
CPU、メモリ、その他のSoCコンポーネントに関連するパフォーマンス低下の根本原因を特定してください。
デプロイします
システムを監視し、システムからデータを収集して、継続的な分析と最適化を行います。
ケーススタディ
MetaはRISCV AIアクセラレータのデバッグソリューションを構築しています
RISC-VベースのAIアクセラレータは人工知能を変革しましたが、その複雑さが増すにつれてデバッグが困難になっています。このプレゼンテーションでは、RISC-V AIアクセラレータ特有の課題に対処するために、包括的かつ効率的なデバッグとシステムレベルTest（SLT）フレームワークでTTessent Embedded Analytics がどのように使用されているかを紹介します。このフレームワークは、スケーラブルなデバッグソリューションを提供します。
ケーススタディ
ピココムがテッセントを利用して5G SoCとネットワークを最適化する方法
Picocomの社長であるPeter ClaydonとSiemens Gajinder Panesarが、Tessent Embedded Analytics がどのようにしてPicocomの5GスモールセルネットワークSoCを最適化するために使用される非侵入型の監視と洞察を提供しているかを説明しているのを聞いてください。
Kalrayはトレースエンコーダーで複雑なソフトウェアを最適化します
Kalrayは、複雑なソフトウェアスタックのトレースとデバッグの課題に対処するために、Siemens Tessent Embedded Analytics 拡張トレースエンコーダIPモジュールを活用しました。Kalrayが分岐予測やジャンプターゲットキャッシュなどの組み込み機能を使用した結果、圧縮率が大幅に向上し、システム全体のパフォーマンスが最適化されました。
ケーススタディ
SeagateがTessentでデバッグと最適化を改善する方法
Seagate Technologyの上級IP開発担当エンジニアリングディレクターであるRichard Bohnが、Seagateの課題と、デバッグと最適化を改善するためにTessent Embedded Analytics 製品をどのように使用しているかを説明しているのを聞いてください。
TessentでSoCの検証時間を短縮しましょう
Tessent Embedded Analytics は、今日のSOCにおける複雑な動作をシステムレベルで全体的に把握できます。オンチップデータを実用的な情報に変え、どんなSoC開発フローにもうまく適合します。製品管理部長のGeir Eideが、Tessent Embedded Analytics でSoCの検証時間を短縮する方法について話しているのを聞いてください。
私たちが誰と提携しているかを調べてください
エレクトロニクス業界の大手企業に加わって、Tessent Embedded Analytics 技術を使い始めましょう。SoC開発ツールプロバイダー、他のシリコンIPプロバイダーやプロセッサーベンダー、セキュリティ専門家、シリコン設計コンサルタントを含むパートナーのecosystem によってサポートされています。
もっと詳しく知る
電子書籍
all
Software 定義車両
Tessentソフトウェアを使用すると、今日の車載IC開発の要件に対応するエンドツーエンドのソリューション一式を提供しながら、新しい標準や規制にどのように対応できるかを学びましょう。
プレゼンテーション
all
RISC-Vエフィシェント・トレース（E-トレース）規格
プロセッサトレースにより、開発者は組み込みシステムを構築するリスクを管理するための重要な洞察とフォレンジック機能にアクセスできます。このプレゼンテーションでは、トレース仕様の概要について説明します。
ホワイトペーパー
all
SoCデバッグ:可視性の必要性
Software、幅広いデバイスやシステムの機能の多くを提供します。したがって、ソフトウェアの品質、およびSoftware が動作するハードウェアと相互作用する方法が最も重要です。
ホワイトペーパー
all
システムレベルのデータを活用して、多くのコアAIチップを最適化します
機械学習（ML）と人工知能（AI）アプリケーション向けのSoCの新しいマルチコアアーキテクチャは、電力効率を大幅に向上させることが期待されています。
ホワイトペーパー
all
ロングテール・レイテンシーとサーバー・デバッグ
ロングテールレイテンシーとサーバーデバッグの影響と、レイテンシー回避とパフォーマンスデバッグのための詳細なソフトウェア戦略については、このホワイトペーパーをご覧ください。
デモ
all
ラウターバッハトレース32 RISC-Vトレース
このデモビデオでは、ラウターバッハのTRACE32ソリューションとTessentの拡張トレースエンコーダーを使用してRISC-Vトレースを実行する方法を学んでください。