このVisualizer Debug Environment

このウェビナーでは、VerilogとVHDLの波形デバッグ、ソースおよび接続デバッグが、どのようにクラスおよびUVMデバッグと緊密に統合され、トランザクション表示が可能で、SystemVerilog、SystemC、C++、C++およびC環境をサポートしているかを学びます。

このウェビナーでは、UVMテストベンチの複雑な課題にPost（波形クラス、回路図）、LiveSIMモード（ブレークポイント）で取り組む方法と、時間的因果関係の自動トレースバックで根本原因をより早く見つける方法を学びます。

このウェビナーでは、ソフトウェアとハードウェアのデバッグを統合すると、イベントをソフトウェアからハードウェアへ、またSoC全体で追跡できるため、時間を節約し、組み込みソフトウェアのデバッグ手法を向上させることができることがわかります。

このウェビナーでは、入手可能な設計と波形データを利用して、カバレッジの問題を分析およびデバッグしたり、コードとファンクショナルカバレッジを使用してカバーされていない項目を見つけたり、カバレッジデバッグモードで修正したりできることを学びます。

このウェビナーでは、ライブシミュレーション（インタラクティブ）デバッグに焦点を当て、ブレークポイントの設定やソースコードのステップ実行、コールスタックを使って現在の実行スレッドを理解するなどの手法を取り上げます。

。

このウェビナーでは、VHDLとUVM用のVisualizer Debug Environment を紹介しながら、波形とソースコードのデバッグ、ドライバーとXトレーシング、ポストシミュレーションとライブシミュレーションのデバッグ、UVMデバッグについて学びます。

。

このウェビナーでは、VerilogとUVM用のVisualizer Debug Environment を紹介しながら、波形とソースコードのデバッグ、ドライバーとXトレーシング、ポストシミュレーションとライブシミュレーションのデバッグ、UVMデバッグについて学びます。

。

このウェビナーでは、Visualizerがウェーブウィンドウ、ソースコードウィンドウ、ウォッチウィンドウを含むすべてのウィンドウでUVMの可視性を提供することを学びます。ブレークポイントは

セット、条件付きとインスタンスベースを含みます。

このウェビナーでは、トランザクション記録を使用できるようにUVMコードを作成/更新する方法、Waveウィンドウでのトランザクションのデバッグ（色付け、検索など）、およびUVMFサンプルコードの例を学びます。

このウェビナーでは、低電力デバッグがなぜそれほど複雑なのか、絶縁とリテンションが正しく機能しているのか、電力の意図を確認する方法など、設計における低電力のデバッグに関する上位9つの質問に答えます。

このウェビナーでは、config_db、ファクトリ、シーケンスの実行に関するUVMでよくある問題のトップ10を解決しながら、複雑なUVM環境をナビゲートし、コードをすばやく回避する方法を学びます。

このウェビナーでは、過去、現在、そして将来のデバッグの課題を批判的に見て、SoCの設計と検証における（長年の経験から）現実世界の状況を探り、最先端技術について説明します。

このウェビナーでは、生産的なデバッグ方法、シミュレーションにおけるドライバーの追跡、UVMのデバッグ、パワーマネージド設計、長時間のエミュレーション実行のデバッグなど、一般的な課題を最新のデバッグがどのように解決するかを学びます。

このウェビナーでは、問題をより早く見つけ、「まだ終わった」とより的確に答えるために、旧式と新式の検証方法（UVM、ランダム化、ゴールドリファレンスモデル）の両方の長所を活用する方法を学びます。

このウェビナーでは、「browse this」（キュー、オブジェクトハンドル、連想配列はすべて調べることができます）とチェックポイントと復元を使用してテストベンチのデータ構造を学び、バグを見つけるためにリセットフェーズを繰り返さないようにします。