FPGA デザイン

あなたのFPGAデザインフローは、最新の複雑なFPGAを対象とした新しいクラスのデザインに対応していますか？連携しないポイントツールで苦労していませんか？希望する予算でQoR目標を達成できますか？PCBチームとFPGAチームが協力してシステム全体の制約を解決できますか？

トレンドとテクノロジー

新しいクラスのFPGA設計と方法論

FPGAは、急速に変化する市場セグメント（5G、ML、AIなど）やセーフティクリティカル/高信頼性の設計でますます使用されています。このクラスの設計では、HLSやSEE緩和などの新しい方法論を使用する必要があります。さらに、これらの大規模な設計のデバッグと検証には課題があります。

安全性が重要な設計の場合、Precision Hi-Relは、放射、振動、その他の環境条件によるソフトエラーの発生と伝播の可能性を減らすためのフェイルセーフメカニズム（検出、マスク、軽減）を提供します。

CatapultとPPrecision FPGA Synthesis ツール間の緊密な統合とより優れた算術演算子推定は、C++/SystemC設計の最適なQoRと設計完了までの時間を短縮するために重要です。

FormalProとPPrecision FPGA Synthesis ツールを統合することで、複雑なDSPとRAMを使用するゴールデンRTL設計に対して、合成されたゲートレベルのネットリストをはるかに高速に検証できます。

Precision Synthesisは、高品質の結果、業界独自の機能、そして業界で最も包括的なFPGAベンダーに依存しないソリューションであるSiemens EDAのFPGAフロー全体にわたる統合を提供します。

業界をリードするC++/SystemCの高位合成と低消費電力の推定/最適化。デザインチェック、コード、機能範囲検証に加えて正式なことで、HLSは単なる「C-to-RTL」以上のものになっています。

静的な形式検証技術を使用して、設計がゴールデンリファレンスと機能的に同一であることを証明します。数日または数週間かかるデザインは、FormalProを使用すると数時間、場合によっては数分で検証できます。

Questa One のスマート検証ソリューションは、AIを活用した検証ツール、先駆的なインテリジェントオートメーションを提供し、従来の制限を打ち破り、チームに比類のないスピード、効率、スケーラビリティを提供します

HDL Designerは、詳細な分析機能、高度な作成エディター、完全なプロジェクトフロー管理を組み合わせて、生産性を高め、再現可能で予測可能な設計プロセスを可能にします。

FPGAとPCBの設計組織間の障壁を取り除き、より正確で迅速な同時設計プロセスを可能にします。PCBレイアウトのコンテキストでFPGA I/Oを最適化してください。