カタパルトの高レベルの合成と検証

Catapultには、C++およびSystemCベースの高位合成（HLS）向けのハードウェア設計ソリューションの幅広いポートフォリオがあります。低電力の推定と最適化を備えたCatapultの物理認識型マルチVTモードに加えて、さまざまな主要な検証ソリューションにより、Catapult HLSは単なる「C to RTL」以上のものになっています。

HLSとHLVの今後のイベント HLS & HLV リソースライブラリ

カタパルトHigh-Level Synthesis Solutions

Catapultの高位合成ソリューションは、C++とSystemC言語のサポート、FPGAとASICの独立性、ASIC電力の推定と最適化に加えて、最新の物理認識型マルチVTエリアとパフォーマンスの最適化を提供し、設計を向上させます。

C++/SystemC Synthesis

C++またはSystemCを設計入力として取り入れ、周波数とターゲットテクノロジーに合わせて調整されたASIC、eFPGA、またはFPGAの実装を最適にターゲットとする包括的なHLSフロー。

低電力Solutions

初期の設計空間の探索、電力見積もり、低電力ASIC RTLの最適化に関しては、Catapultは当社のPowerProテクノロジーで最適化された高効率のRTLを生成します。

「アーム」、「カウンターウェイト」、「トリガー」などのラベルが付いたカタパルトのベクターグラフィック。

AISolutions

Catapult AIはHLSを強化して、設計の探索、量子化分析、パフォーマンス、電力、面積の予測を加速します。

CatapultHigh-Level Verification Solutions

Catapult HLVプラットフォームを使用して、既知の信頼できる方法で高レベル検証（HLV）フローを加速させてください。ハイレベル・デザイン・チェック、コード/ファンクショナル・カバレッジ、スタティック・メソッドとフォーマル・メソッドを活用して、SoC検証全体の所要時間とコストを最大 80% 削減します。