カタパルトの高レベル合成と検証

Catapultには、C++およびSystemCベースの高位合成（HLS）向けのハードウェア設計ソリューションの幅広いポートフォリオがあります。低消費電力の推定と最適化を備えたCatapultの物理認識型マルチVTモードに加えて、さまざまな主要な検証ソリューションにより、Catapult HLSは単なる「C to RTL」以上のものになっています。

HLS & HLV 近日開催予定のイベント HLS および HLV リソースライブラリ

Catapult High-Level Synthesis Solutions

Catapult High-Level Synthesisソリューションは、C++およびSystemC言語のサポート、FPGAとASICの独立性、ASIC電力の推定と最適化に加えて、最新の物理認識マルチVT領域とパフォーマンスの最適化を提供し、設計を向上させます。

C++/SystemC Synthesis

C++またはSystemCを設計入力として使用し、周波数とターゲットテクノロジーに合わせて調整されたASIC、eFPGA、またはFPGAの実装を最適にターゲットとする包括的なHLSフロー。

低電力ソリューション

初期の設計空間の探索、電力推定、および低電力ASIC RTLの最適化に関しては、Catapultは当社で最適化された非常に効率的なRTLを生成します PowerPro 内部テクノロジー。

「アーム」、「カウンターウェイト」、「トリガー」などのラベルが付いたカタパルトのベクターグラフィック。

AI ソリューション

Catapult AIはHLSを強化して、設計調査、量子化分析、パフォーマンス、電力、面積予測を加速します。

Catapult High-Level Verification Solutions

Catapult HLVプラットフォームを使用して、既知の信頼できる方法で高レベル検証（HLV）フローを加速します。ハイレベル・デザイン・チェック、コード/ファンクショナル・カバレッジ、スタティック・メソッドとフォーマル・メソッドを活用することで、SoC検証全体の所要時間とコストを最大 80% 削減できます。