Calibre 3DStack

ファンアウトウェーハレベルパッケージング（FOWLP）などのパッケージング技術では、パッケージの設計と検証プロセスが難しい場合があります。FOWLP の製造は「ウェーハレベル」で行われるため、SoC 製造フローと同様にマスク生成が組み込まれています。設計者がファウンドリまたはOSAT企業によるFOWLPの製造可能性を確認できるように、しっかりとしたパッケージ設計と検証フローを整える必要があります。は Xpedition® エンタープライズプリント回路基板 (PCB) プラットフォームは、FOWLP 向けのパッケージ設計環境と SoC 物理検証ツールの両方を利用する共同設計および検証プラットフォームを提供します。 Calibre 3DStack Calibreのダイレベルのサインオフ検証機能が拡張され、現在のツールフローを中断したり、新しいデータ形式を必要としたりすることなく、あらゆるプロセスノードで、ウェーハレベルのパッケージングを含む完全なマルチダイシステムのDRCおよびLVSチェックが可能になります。

ファンアウトウェーハレベルパッケージ（FOWLP）設計を正確に検証するには、パッケージ設計環境をシステムオンチップ（SoC）検証ツールと統合して、パッケージの製造可能性とパフォーマンスを確認する必要があります

ウェーハレベルパッケージング（WLP）は、システムオンチップ（SoC）集積回路（IC）設計と比較して、より高いフォームファクターとパフォーマンスの向上を可能にします。ウェーハレベルのパッケージ設計スタイルは多数ありますが、ファンアウトウェーハレベルパッケージング（FOWLP）はシリコンで検証された一般的な技術です。ただし、FOWLP設計者が許容できる収率と性能を確保するためには、電子設計自動化（EDA）企業、アウトソーシングされた半導体アセンブリおよびテスト（OSAT）、ファウンドリが協力して、一貫性のある統一された自動設計および物理検証フローを確立する必要があります。パッケージ設計環境を SoC 物理検証ツールと統合することで、必要な共同設計および検証プラットフォームが確実に整います。の強化されたプリント基板 (PCB) 設計機能により Xpedition エンタープライズプラットフォーム、およびCalibreプラットフォームの拡張されたGDSIIベースの検証機能を組み合わせたもの Calibre 3DStack さらに、設計者はCalibreのダイレベルサインオフDRCおよびLVS検証を、FOWLPを含むさまざまな2.5Dおよび3Dスタックダイアセンブリに適用して、製造可能性と性能を確保できるようになりました。