Calibre Circuit Verification

Calibre Circuit Verification スイートは、回路の正確性と製造可能性を検証するための包括的なツールセットです。以下が含まれます レイアウトと回路図 (LVS)) 検証、 寄生虫抽出、および 信頼性検証—すべてサインオフ品質の結果が得られます。

キャリバーは以下をサポートします。

• LVS (レイアウトと回路図)

  物理レイアウトが意図した回路設計と一致していることを確認するため

• 寄生虫抽出

  パフォーマンスに影響する寄生成分を高精度でモデル化できます

• 信頼性検証

  過電圧、ESD、ラッチアップなどの障害リスクをチェック

Calibre nmLVS 最終的なレイアウトが元の回路図を忠実に表現することを保証します。デバイスのパラメータと回路接続を高精度で検証することで、機能歩留まりを確保し、コストのかかるシリコンのリスピンを回避します。

キャリバーの寄生虫抽出ツール デジタル、アナログ、RF、ミックスドシグナルなど、あらゆる設計スタイルに高精度で高性能な抽出を提供します。寄生抽出段階は、正確な回路シミュレーションと設計性能予測に不可欠です。

キャリバーの信頼性検証 次のような故障メカニズムについて回路を解析します。

• 静電気放電 (ESD)
• 電圧オーバーストレス
• ラッチアップ
• 接続とトポロジーの問題

  これにより、プロセス、電圧、および温度の変動に対する堅牢な設計が保証されます。

はい。Calibreスイートは以下とシームレスに統合されます シーメンス EDA ツールとサードパーティ設計プラットフォームにより、回路シミュレーションと下流の検証ワークフローへの効率的な引き継ぎが可能になります。

Calibreは、設計者が初めて成功を収める際に信頼できる、サインオフ品質でシリコン精度の高い検証結果を提供します。これらのツールは、複雑で高度なノード設計であっても、速度とスケーラビリティが向上するように最適化されています。

Calibreは、寄生成分を正確にモデル化し、デバイスの正確性を検証し、信頼性リスクを早期に検出することで、設計者がテープアウト前に性能と信頼性の問題を解決できるよう支援します。これにより、コストのかかる再設計を最小限に抑え、生産量を向上させることができます。

アナログ、デジタル、RF、ミックスド・シグナル・ドメインの回路設計者、レイアウト・エンジニア、検証チームが、特にアドバンスト・ノード、高性能、低電力設計で幅広く使用しています。

デザインチームが選ぶ キャリバー その精度、性能、およびIC設計フロー全体にわたる統合性が実証されているためです。これにより、シリコンのファーストパス成功を達成し、市場投入までの厳しい要求を満たすために必要な自信が得られます。