Calibre 3DStack

ファンアウト・ウェーハ・レベル・パッケージング（FOWLP）などのパッケージング技術では、パッケージの設計と検証プロセスが難しい場合があります。FOWLPの製造は「ウェーハレベル」で行われるため、SoCの製造フローと同様にマスク生成が組み込まれています。設計者がファウンドリまたはOSAT会社によるFOWLPの製造可能性を確認できるように、しっかりとしたパッケージ設計と検証フローを整える必要があります。Xpedition® エンタープライズプリント回路基板（PCB）プラットフォームは、FOWLP用のパッケージ設計環境とSoC物理検証ツールの両方を利用する共同設計および検証プラットフォームを提供します。CCalibre 3DStack 機能は、Calibreのダイレベルのサインオフ検証を拡張して、現在のツールフローを中断したり、新しいデータ形式を必要としたりすることなく、どのプロセスノードでも、ウェーハレベルのパッケージングを含む完全なマルチダイシステムのDRCおよびLVSチェックを可能にします。

ファンアウトウェーハレベルパッケージ（FOWLP）設計を正確に検証するには、パッケージの製造可能性と性能を確保するために、パッケージ設計環境をシステムオンチップ（SoC）検証ツールと統合する必要があります

ウェーハレベルパッケージ（WLP）は、システムオンチップ（SoC）集積回路（IC）設計と比較して、より高いフォームファクターと優れたパフォーマンスを実現します。ウェーハレベルのパッケージデザインスタイルはたくさんありますが、ファンアウトウェーハレベルパッケージング（FOWLP）はシリコンで検証された一般的な技術です。ただし、FOWLPの設計者が許容できる収率と性能を確保するためには、電子設計自動化（EDA）企業、アウトソーシングされた半導体組立および試験（OSAT）、および鋳造工場が協力して、一貫性のある統一された自動設計および物理的検証フローを確立する必要があります。パッケージ設計環境とSoCの物理検証ツールを統合することで、必要な共同設計および検証プラットフォームが確実に整います。Xpedition Enterprise eプラットフォームの強化されたプリント基板（PCB）設計機能と、Calibreプラットフォームの拡張されたGDSIIベースの検証機能と、Calibre 3DStack拡張機能を組み合わせることで、設計者はCalibreのダイレベルサインオフDRCとLVS検証をFOWLPを含むさまざまな2.5Dおよび3Dスタックダイアセンブリに適用して、製造性と性能を確保できるようになりました。