
Aprisa AI
Aprisaに組み込まれたAI搭載テクノロジーは、シーメンスのインダストリアルグレードAIのリードをさらに広げています。 Aprisa AI は Gen AI Assist によって設計チームの生産性を高め、デジタル実装ワークフローを自動化します。
Aprisa デジタル・インプリメンテーションはRTLからGDSへのソリューションであり、トップレベルの階層設計とブロックレベルの実装のための完全な合成機能とプレースアンドルート機能を提供します。これは、STAのタイミングとDRCの両方について、サインオフツールとのテープアウトの品質相関関係により、設計の妥協を減らし、最適なパフォーマンス、電力、面積(PPA)を保証します。
Aprisa 物理を考慮した RTL 合成を含む RTL から GDS への完全なサポートを提供します。統一された階層型データモデルと共有基盤エンジンを備えた詳細ルート中心のアーキテクチャに加え、組み込みの AI テクノロジーにより、PPA のクロージャーをより迅速かつ予測可能にし、生産性を迅速に向上させることができます。
Aprisa には、複雑なデジタル設計のためのトップレベルの階層設計とブロックレベルの実装のための完全な機能が備わっています。詳細ルート中心のアーキテクチャ、統一された階層型データモデル、および共有基盤エンジンにより、設計を迅速に完了し、最適な結果品質 (QoR) を実現できます。
Aprisaの詳細なルート中心のアーキテクチャと統一された階層データモデルにより、物理を意識したRTL合成、配置最適化、CTS最適化、および詳細ルーティング間の効率的かつ頻繁な通信が可能になり、結果品質の向上、反復の削減、設計の迅速な統合が可能になります。
階層内最適化(IHo)は、トップレベルとブロックレベルで同時にタイミングクロージングを実行するため、タイミングの再予算編成や設計のフラットニングが不要になります。これにより ECO の反復回数を最小限に抑えることができるため、タイミングクロージングの労力を数週間から数日に短縮できます。
Aprisa 設計探索用のML/RLテクノロジー、ツールのノウハウとコマンド実行支援のためのジェネレーティブAI、労力のかかる設計タスク用のAIエージェントにより、AIは設計者の生産性を10倍向上させます。インテリジェントなチューニングアルゴリズムは、コンピューティングリソースを 3 倍効率的に使用しながら、最適な実装戦略に集約します。これにより、設計 PPA が 10% 向上し、プロジェクトのテープアウトまでの時間が短縮されます。
Aprisa すぐに使用できる最適なPPAを提供します。これにより、物理設計者はRTLからGDSへのフローの各ステップでの労力を軽減し、市場投入までの時間を短縮できます。
Aprisa RTLからGDSへのフロー全体にわたって重要なネットの詳細なルーティング情報を維持できるため、設計の反復回数が減り、設計完了までの時間が短縮されます。
Aprisa AIは、フローの中核にAIをシームレスに統合することで、RTLからGDSへのデジタル実装を再定義します。自動設計探索、組み込みの自然言語インターフェイス、AI エージェント機能により、生産性が向上します。
Aprisaを業界標準のサインオフツールと相関させると、追加のガードバンドが不要になり、ECOの反復回数が減り、サインオフの完了までの時間が短縮されるため、設計PPAをより迅速に実現できます。
パワーファーストモードで Aprisa 設計者は最初に最高の電力を実現して実装し、次に最高のパフォーマンスで収束させることができます。この手法により、性能を犠牲にすることなく、電力中心の設計でより高い電力を実現できます。
物理設計者が非常に複雑な設計の実装を検討している場合でも、最短時間でテープアウトすることを検討している場合でも、 Aprisa ほとんどの場合、特定のデジタルIC設計プロジェクトにとって最も重要なPPAと設計メトリクスを提供するために、すぐに使用できるようになっています。

質問やコメントで連絡してください。私たちがお手伝いします!