Skip to main content
このページは自動翻訳を使用して表示されます。 元の英語を表示しますか?
大型の金属構造物を使用する産業環境における保護具操作機械の使用者
RTL から GDS へのデジタル実装

Aprisa デジタル実装ソリューション

高度なプロセスノードでの設計では、ますます複雑化するチップを管理し、スケジュールを短縮し、開発コストを高くする必要があります。 Aprisaの詳細ルート中心のアーキテクチャは、RTLからGDSへのフローをより迅速に設計完了させ、より予測可能なPPAを実現することで、これらの課題に対応します。

録画を今すぐ見る

ジェネレーティブAIとエージェンティックAIによるRTLからGDSへのデジタル実装: Aprisa AI とシーメンス EDA AI システム

プレースアンドルート技術でSoC設計を加速

Aprisa デジタル・インプリメンテーションはRTLからGDSへのソリューションであり、トップレベルの階層設計とブロックレベルの実装のための完全な合成機能とプレースアンドルート機能を提供します。これは、STAのタイミングとDRCの両方について、サインオフツールとのテープアウトの品質相関関係により、設計の妥協を減らし、最適なパフォーマンス、電力、面積(PPA)を保証します。

Aprisa デジタル実装ソリューション

Aprisa 物理を考慮した RTL 合成を含む RTL から GDS への完全なサポートを提供します。統一された階層型データモデルと共有基盤エンジンを備えた詳細ルート中心のアーキテクチャに加え、組み込みの AI テクノロジーにより、PPA のクロージャーをより迅速かつ予測可能にし、生産性を迅速に向上させることができます。

主な特長

複雑なIC設計のためのRTLからGDへ

Aprisa には、複雑なデジタル設計のためのトップレベルの階層設計とブロックレベルの実装のための完全な機能が備わっています。詳細ルート中心のアーキテクチャ、統一された階層型データモデル、および共有基盤エンジンにより、設計を迅速に完了し、最適な結果品質 (QoR) を実現できます。

Select...

Aprisaの詳細なルート中心のアーキテクチャと統一された階層データモデルにより、物理を意識したRTL合成、配置最適化、CTS最適化、および詳細ルーティング間の効率的かつ頻繁な通信が可能になり、結果品質の向上、反復の削減、設計の迅速な統合が可能になります。

RTLからGDSへの設計フローを加速

Aprisa デジタル実装ソフトウェアのメリット

Aprisa すぐに使用できる最適なPPAを提供します。これにより、物理設計者はRTLからGDSへのフローの各ステップでの労力を軽減し、市場投入までの時間を短縮できます。

SoC設計の革新

Aprisa リソースライブラリ

物理設計者が非常に複雑な設計の実装を検討している場合でも、最短時間でテープアウトすることを検討している場合でも、 Aprisa ほとんどの場合、特定のデジタルIC設計プロジェクトにとって最も重要なPPAと設計メトリクスを提供するために、すぐに使用できるようになっています。

接続とコード付きチップ

お気軽にお問い合わせください。

質問やコメントで連絡してください。私たちがお手伝いします!