Skip to main content
このページは自動翻訳を使用して表示されます。 元の英語を表示しますか？
さまざまなコンポーネントとワイヤーを備えた回路基板の3Dイラスト。
高度な3D IC設計フロー

3D IC設計およびパッケージングソリューション

FCBGA、FOWLP、2.5/3DICなどのさまざまな統合技術の計画とプロトタイピングからサインオフまですべてをカバーする統合ICパッケージングソリューションです。当社の3D ICパッケージングソリューションは、モノリシックスケーリングの限界を克服するのに役立ちます。

ソリューションを見る探検してください
画像は、背景が青で、人の頭の輪郭が白く、上に王冠が付いたロゴです。

受賞歴のあるソリューション

3D Incites テクノロジー・イネーブルメント・アワード受賞者

もっと詳しく知る

3D IC設計とは何ですか？

半導体業界は過去40年間でASIC技術において大きな進歩を遂げ、パフォーマンスの向上につながりました。しかし、ムーアの法則が限界に近づくにつれ、デバイスのスケーリングはますます難しくなっています。現在、デバイスの小型化には時間がかかり、コストも高くなり、技術、設計、分析、製造に課題が生じています。したがって、3D ICに入ります。

もっと詳しく知る

2.5/3D ICを駆動しているのは何ですか？

3D ICは、ICテクノロジースケーリング、別名ムーアの法則による収益の減少によって推進される新しい設計パラダイムです。

モノリシックソリューションに代わる費用対効果の高い代替案

別のアプローチとしては、システムオンチップ（SoC）をより小さな機能的な「ブロック」に分解し、マルチダイアーキテクチャを採用してレチクルサイズの物理的な制約を克服することが挙げられます。

より高い帯域幅/より低い電力

メモリコンポーネントを処理ユニットに近づけ、データにアクセスする際の距離と遅延を減らすことで実現しました。コンポーネントは垂直に積み重ねることもできるので、コンポーネント間の物理的な距離を短くすることができます。

ヘテロジニアス・インテグレーション

異種統合には、異なるプロセスノードとテクノロジーノードを混在させることができることや、2.5D/3Dアセンブリプラットフォームを活用できることなど、いくつかの利点があります。

3D IC設計ソリューション

当社の3D IC設計ソリューションは、建築計画/分析、物理設計の計画/検証、電気および信頼性の分析、製造ハンドオフまでのテスト/診断サポートをサポートします。

Siemens Innovator 3D IC ニュースルームで、画面の前に立っている人が3Dモデルを見せています。

異機種混在環境での2.5/3D統合

異種システム計画用のフルシステム。計画から最終システムLVSまでシームレスに接続するための柔軟なロジックオーサリングを提供します。フロアプラン機能は、複雑な異種デザインのスケーリングをサポートします。

背景がぼやけた、スーツとネクタイを着た人をフィーチャーしたAprisa のプロモーション画像。

3D SoICの実装

設計ルーティングが容易で、配置の最適化中にPPAが閉じられるため、設計サイクルタイムとテープアウトまでの経路が短縮されます。階層内最適化により、トップレベルのタイミングクロージングが保証されます。最適化された設計仕様はより優れたPPAを提供し、TSMCのアドバンストノードで認定されています。

基板とブロックチェーンネットワークの統合を示す図。

基板の実装

単一のプラットフォームが高度なSIP、チップレット、シリコンインターポーザー、有機基板、ガラス基板設計をサポートし、高度なIP再利用方法論により設計時間を短縮します。SI/PIとプロセスルールの設計段階でのコンプライアンスチェックにより、分析や承認の繰り返しが不要になります。

大きな窓があり、上に看板がある建物の前に人が立っています。

機能検証

このソリューションは、パッケージアセンブリのネットリストを「ゴールデン」リファレンスネットリストと照合して、機能が正しいことを確認します。正式な検証を伴う自動化されたワークフローを使用して、半導体デバイス間のすべての相互接続を数分でチェックし、高い精度と効率を保証します。

クロック信号とデータラインを備えたDDRメモリインターフェースの図。

電気シミュレーションとサインオフ

設計中の分析と電気的意図により、物理レイアウトを推進します。SI/PIシミュレーション用のシリコン/有機抽出を、技術的に正確なモデルと組み合わせてください。予測分析から最終承認までの規模を拡大して、生産性と電気品質を向上させます。

さまざまなコンポーネントとワイヤーが接続された回路基板の3Dイラスト。

メカニカル共同設計

パッケージフロアプランの機械オブジェクトをサポートしているので、どのコンポーネントも機械的なものとして扱うことができます。メカニカルセルは分析エクスポートに含まれており、IDXを使用するライブラリを通じてxPDとNXの双方向をサポートしているため、シームレスな統合が保証されます。

画像は、表紙が青く、前面に白いロゴが付いた本の山を示しています。

物理検証

レイアウトに依存しない基板のサインオフをCalibreで包括的に検証します。HyperLynx-DRCの設計内検証を通じてエラーを解決し、生産性、製造可能性を高め、コストとスクラップを削減することで、サインオフの繰り返し回数を減らします。

上部に赤いライトが付いた赤外線カメラが特徴のCalibre 3D Thermalのプロモーション画像。

熱/機械シミュレーション

トランジスタからシステムレベル、初期計画からシステムサインオフまでのスケールをカバーする熱ソリューションで、正確なパッケージと境界条件による詳細なダイレベルの熱分析を行います。テストチップの必要性を最小限に抑えることでコストを削減し、システムの信頼性の問題を特定するのに役立ちます。

さまざまなステップとそれらの間の接続を含むプロセスフローを示す図。

製品ライフサイクル管理

ECAD固有のライブラリと設計データ管理。コンポーネントの選択、ライブラリの配布、モデルの再利用により、WIPデータのセキュリティとトレーサビリティを保証します。製品ライフサイクル管理、製造調整、新部品要求、資産管理のためのシームレスなPLM統合。

さまざまなコンポーネントと経路が相互接続されたマルチダイチップを示す図。

テスト用2.5D/3Dデザイン

1838、1687、1149.1などのIEEE標準をサポートする、ダイレベルとスタックレベルのテストを通じて複数のダイ/チップレットを処理します。ダイインパッケージ、ウェーハテスト検証へのフルアクセスを提供し、Tessentストリーミングスキャンネットワークを使用してシームレスな統合を実現し、2D DFTを2.5D/3Dに拡張します。

スマイリーフェイスの書かれた白い書類の山を持っている人をフィーチャーしたエイブリーのプロモーション画像。

3D ICの検証IP

カスタムバス機能モデル（BFM）や検証コンポーネントの開発と保守に費やす時間を省きます。Avery Verification IP（VIP）により、システムおよびシステムオンチップ（SoC）チームは検証の生産性を大幅に向上させることができます。

ロゴとテキストを含むSolido IP検証のプレスリリースのお知らせ。

3D ICの設計と検証

独自のAI対応テクノロジーpowered by Solido Intelligent Custom ICプラットフォームは、3D ICの課題に対処し、シグナル、パワー、サーマルインテグリティの厳しい要件を満たし、開発を加速するように設計された最先端の回路検証ソリューションを提供します。

画像はホワイトボードの前に立っている人で、図とテキストが書かれています。

信頼性を重視した設計

ダイ、インターポーザー、パッケージ全体の包括的なポイントツーポイント（P2P）抵抗と電流密度（CD）測定により、相互接続の信頼性とESD耐性を確保します。保護デバイス間の堅牢な相互接続におけるプロセスノードとESD手法の違いを説明してください。

3D IC設計ソリューションはあなたに何ができますか？

チップレットは、パッケージ内の他のチップレットと接続されることを理解して設計されています。近接していて相互接続距離が短いということは、エネルギー消費量が少ないということですが、エネルギー効率、帯域幅、面積、遅延、ピッチなど、より多くの変数を調整することも意味します。

当社の3D ICSolutions に関するよくある質問

もっと詳しく知る

見る

異種パッケージの設計と検証のワークフロー

チップレット設計キットを使用して、3D ICの異種統合への道を開いてください

3D ICのヘテロジニアス設計方法

聞いてください

3D ICポッドキャスト

SemiWikiポッドキャスト — チップレットへの移行に関する専門家によるパネルディスカッション

読んでください

3D IC技術を理解する：集積回路の未来を明らかにする

プレスリリース：Siemens、テッセントの新しいマルチダイソリューションを使用して、テスト用の2.5Dおよび3D IC設計を自動化します

3D IC設計の生産性を解き放ちましょう

話しましょう!

質問やコメントで連絡してください。私たちがお手伝いします！

私達に連絡してください