Co-progettazione FPGA/PCB

Integrazione del flusso

L'ottimizzazione I/O è strettamente integrata con il flusso di progettazione di Xpedition Enterprise, accessibile in qualsiasi fase del progetto utilizzando una scheda nell'ambiente di progettazione schematica Xpedition. Gli schemi, il layout PCB e i database FPGA vengono mantenuti sincronizzati tramite l'assistente di sincronizzazione. Ciò consente agli utenti di controllare meglio il flusso di dati di progettazione del progetto. Inoltre, gli utenti schematici possono decidere quando i dati FPGA (nuovi o aggiornati) devono essere trasferiti al progetto PCB. Prima di iniziare il posizionamento o il routing sul PCB, l'ottimizzatore I/O consente la pianificazione del pavimento utilizzando i dati del progetto Xpedition nella finestra della planimetria per una migliore assegnazione iniziale. Quindi i risultati possono essere esportati nell'ambiente di layout di Xpedition. Le parti FPGA sono gestite a livello di progetto o di libreria aziendale.

Raggruppamento dei segnali

I gruppi di segnali possono essere facilmente creati per gestire la complessità del segnale degli FPGA ad alto numero di pin e accelerare il processo di assegnazione dei pin. Ogni gruppo può definire le interfacce di particolari funzioni hardware da implementare successivamente nell'FPGA. Questi gruppi possono essere trattati come entità HDL separate all'interno dello strumento. I gruppi di segnali possono essere creati manualmente tramite la GUI o estratti da un file HDL (Verilog o VHDL).

Partizionamento dei pin

Raggruppando i pin tra i banchi I/O dell'FPGA, l'ottimizzatore offre una maggiore flessibilità nell'assegnazione dei pin. I vantaggi del partizionamento dei pin includono una migliore pianificazione delle connessioni PCB, la generazione personalizzata di simboli e la riduzione al minimo delle regole di scambio dei pin all'interno del gruppo, che porta a un migliore controllo dell'ottimizzazione dei pin e a un migliore disfacimento della rete. Inoltre, i gruppi di segnale possono essere assegnati a una partizione come singola entità, eliminando la necessità di dividere i gruppi di segnali tra banchi I/O. La GUI rende la gestione delle partizioni pin all'interno dello strumento intuitiva e semplice.

Assegnazioni di segnali e pin

L'assegnazione manuale di centinaia di segnali HDL ai pin FPGA, pur rispettando rigorosamente le regole dei fornitori di FPGA è una sfida per tutti. Per ovviare a ciò, l'ottimizzatore I/O offre agli utenti una GUI intuitiva e ricca di funzioni utili. Questi vanno dall'assegnazione automatica, alla supervisione degli standard di segnale, all'assegnazione tramite semplice trascinamento, al supporto per le operazioni su set di oggetti e al filtro dinamico. Questi rendono l'assegnazione dei pin di segnale un'operazione semplice. Ogni modifica apportata all'assegnazione dei pin viene gestita attraverso il flusso di bordo dell'FPGA e viene mantenuta coerente poiché l'ottimizzatore si trova tra i flussi FPGA e PCB, comunicando tutte le modifiche apportate su entrambi i lati.

Generazione automatica di parti e simboli

La natura stessa dei dispositivi FPGA richiede un approccio diverso al processo di generazione dei simboli. La logica FPGA può cambiare più volte durante il progetto e i simboli devono essere mantenuti coerenti con tali modifiche. Gli utenti dispongono di una serie di potenti funzionalità che rendono la creazione dei simboli facile, veloce e priva di errori, pur consentendo il pieno controllo del processo di creazione dei simboli. Rispetto alla creazione manuale dei simboli, il tempo è ridotto da ore o giorni a minuti.

Pianificazione del pavimento

Una fase importante del flusso di progettazione del PCB è il posizionamento e l'orientamento dei componenti sul layout della scheda stessa. La pianificazione del pavimento può essere effettuata prima e durante il processo di layout del PCB. I progettisti hanno il chiaro vantaggio di poter apportare modifiche all'assegnazione dei pin FPGA sin dalle fasi iniziali del progetto.

Distruzione della linea netta

• Le assegnazioni dei PIN di segnale possono essere ottimizzate automaticamente rispettando le regole e i vincoli specifici dei pin. Ciò consente uno srotolamento della linea netta altamente efficiente, con conseguente:
• Numero ridotto di strati
• Riduzione al minimo dei problemi di integrità del segnale
• Aumento dei budget di tempistica
• Riduzione al minimo della lunghezza della traccia sul PCB
• Tempo di percorrenza molto più rapido dell'FPGA in situ sulla lavagna.

L'ottimizzatore I/O garantisce uno scambio di pin senza errori durante il processo di assegnazione del segnale. Lo sbrogliamento può essere eseguito sui dati di layout di Xpedition o molto prima durante la pianificazione del pavimento. Inoltre, è completamente supportato tra pin, pin escape, end-of-trace e destinazioni del percorso.

FPGA multiistanza

Nella maggior parte dei casi, lo stesso dispositivo FPGA avrà diverse funzioni logiche condivise tra progetti o addirittura condivise all'interno di un singolo progetto. L'ottimizzatore I/O supporta pienamente queste situazioni e ciò avviene automaticamente durante lo sviluppo del progetto. Gli FPGA rappresentati da diversi simboli funzionali nel rapporto BOM sono elencati insieme ai codici del fornitore.

Ottimizzazione multi-FPGA

Una corretta ottimizzazione delle connessioni tra due o più dispositivi FPGA è quasi impossibile da eseguire senza questa tecnologia all'avanguardia. L'algoritmo di ottimizzazione valuta tutte le possibili combinazioni di connessione per arrivare all'interconnessione ottimale, riducendo al minimo i crossover di rete derivanti dall'assegnazione iniziale, consentendo tassi di completamento del percorso più elevati. L'ottimizzatore I/O FPGA include l'ottimizzazione multi-FPGA come standard.