Quando i solutori a onda intera vengono utilizzati come parte dell'analisi a livello di sistema, l'interconnessione completa è normalmente troppo grande per essere risolta praticamente con un solutore 3D. Ciò significa che l'interconnessione viene partizionata in sezioni che richiedono un solutore 3D (breakout region, vias e blocking cap), sezioni che possono essere descritte con precisione con modelli di traccia e sezioni rappresentate come modelli con parametri S (spesso connettori e pacchetti IC). Questa soluzione è nota come soluzione «taglia e punto»: l'interconnessione viene «tagliata» in sezioni modellate ciascuna individualmente, quindi i pezzi vengono «ricuciti» per creare un modello di canale end-to-end per l'analisi a livello di sistema.
Il metodo cut and stitch massimizza l'efficienza di risoluzione perché le dimensioni delle aree risolte con la simulazione 3D sono limitate alle aree critiche del segnale e ai rispettivi percorsi di ritorno. Al di fuori di queste aree, rappresentare il segnale con un modello di traccia o connettore è molto più efficiente dal punto di vista dei tempi di calcolo e delle risorse. La sfida con il metodo di taglio e cucitura è gestire correttamente tutti i dettagli: ad esempio, ogni area 3D deve essere sufficientemente grande da garantire il comportamento elettromagnetico trasverso (TEM) ai confini delle porte. Ciò significa che l'area includerà una parte della traccia del segnale e la lunghezza della traccia modellata come linea di trasmissione dovrà essere regolata per riflettere la porzione di traccia già inclusa nell'area 3D. Quell'area 3D deve includere anche il percorso di ritorno del segnale, quindi durante la creazione dell'area è necessario considerare anche le vie di cucitura a terra e una distanza buffer adeguata. Normalmente, questo processo viene eseguito a mano e richiede una notevole esperienza utente. Ciò limita enormemente il numero di utenti che possono eseguire l'analisi e il numero di segnali che possono praticamente analizzare.

Creazione automatica del modello di canale post-layout
HyperLynx crea automaticamente modelli di canale post-layout in base ai requisiti del protocollo analizzato. Gli utenti selezionano semplicemente i segnali che vogliono analizzare e HyperLynx fa il resto:
- Il motore DRC integrato viene utilizzato per identificare automaticamente le sezioni dell'interconnessione che richiedono la modellazione 3D.
- HyperLynx BoardSIM crea le impostazioni appropriate per la simulazione 3D e le invia al solutore a onda intera.
- Il solutore a onda intera modella le aree 3D alla frequenza richiesta e crea modelli per l'analisi SI. Questi modelli includono metadati delle porte che indicano come devono essere connessi all'interno del modello di canale completo.
- BoardSim combina i modelli del simulatore 3D con i modelli di traccia e connettore per creare un modello che rappresenti il canale.
- BoardSIM esegue quindi una simulazione SI basata sul protocollo (in genere analisi SerDes o DDR) per stabilire i margini operativi a livello di sistema. Questo indica all'utente quali segnali passano, quali falliscono e di quanto.



