Tessent DefectSim è un simulatore di difetti a livello di transistor per circuiti digitali analogici, a segnale misto (AMS) e non a scansione. Misura la copertura e la tolleranza dei difetti ed è perfetto sia per circuiti integrati ad alto volume che ad alta affidabilità.
Migliora la sicurezza, la qualità dei test e i tempi di AMS. Tessent DefectSim sostituisce la valutazione manuale della copertura dei test nei circuiti AMS, generando dati oggettivi per guidare i miglioramenti necessari per soddisfare gli standard di qualità e sicurezza funzionale e gli obiettivi di copertura dei test.
Basato sulle tecniche di iniezione di difetti a livello di transistor utilizzate in TestKompress Cell-Aware ATPG per circuiti digitali scansionabili, DefectSim è adatto per blocchi di circuiti industriali contenenti centinaia o migliaia di transistor.
Genera un riepilogo esecutivo che elenchi la copertura dei difetti ponderata per probabilità, l'intervallo di confidenza e una matrice che elenchi ciascun difetto e se è stato rilevato da un limite di test non riuscito o da un output digitale.
Riduci drasticamente il tempo totale di simulazione rispetto alla simulazione dei test di produzione e delle netlist di layout con estrazione piatta nella versione classica di SPICE su CPU parallele.
Abbiamo valutato Tessent DefectSim su diversi circuiti integrati per autoveicoli e abbiamo concluso che si tratta di una soluzione altamente automatizzata e flessibile che guida il miglioramento delle tecniche di test e progettazione per test e ci consente di migliorare in modo misurabile la copertura dei difetti dei test analogici.
Approfondisci il ruolo della simulazione analogica dei guasti nella sicurezza funzionale automobilistica ed esplora le sfide, le applicazioni, i vantaggi e l'impatto della simulazione analogica dei guasti sulla progettazione dei chip e sulla conformità agli standard di sicurezza.
