U2U24 - Sessioni in pista CICV

Il Custom IC Verification Track aveva un'ottima gamma di sessioni presentate dai clienti all'U2U 2024! Se si è perso l'evento dal vivo, ora può guardare le registrazioni dei brani in primo piano di AWS, Microsoft, SiTime, NVIDIA e Allegro.

Risorse On-Demand in primo piano

Verifica IC personalizzata Traccia le presentazioni degli utenti

Due persone in camice da laboratorio che esaminano i componenti elettronici su un banco da lavoro

Webinar

Verifica PMIC con accelerazione dall'intelligenza artificiale Allegro

Rajiv Damodaran Prabha, Allegro

Scopri come Allegro MicroSystems ha sfruttato Solido Design Environment basato sull'intelligenza artificiale e Analog FastSpice per accelerare la verifica dei circuiti integrati di gestione dell'alimentazione, con conseguente riduzione complessiva dei tempi di verifica.

Due persone sedute a una scrivania che guardano insieme lo schermo di un laptop

Webinar

Ridimensiona i carichi di lavoro di verifica IC personalizzati con AWS

Azim Siddique, AWS

Guarda questa sessione e scopri come sfruttare la capacità del cloud AWS per la migrazione completa del cloud o l'espansione dei picchi di domanda per carichi di lavoro personalizzati di verifica dei circuiti integrati e ottenere un time-to-market più rapido.

Due persone che usano computer portatili seduti su un divano

Webinar

Microsoft IP QA con Solido IP Validation

Martin Sánchez, Microsoft

Scopri come Microsoft sfrutta Solido IP Validation per risolvere i problemi di qualità IP nelle prime fasi del processo di progettazione, risparmiando tempo e denaro sul potenziale (ECOs), migliorando la qualità complessiva dell'IP nei flussi di produzione e integrazione.

Due persone in abiti da lavoro che si stringono la mano in un ufficio

Webinar

Accelerazione della verifica SiTime con AFS

Scopri come SiTime sfrutta AFS, Symphony e Solido Design Environment per garantire una perfetta integrazione tra i componenti analogici e digitali e accelerare la verifica degli oscillatori SoC basati su MEMS ad alta precisione.

Persona che indossa un visore VR con display olografico di una figura umana 3D davanti

Webinar

Verifica della libreria accelerata da NVIDA AI

Chengcheng Liu, NVIDIA

Scopri come NVIDIA ha sfruttato la tecnologia Solido Additive Learning per accelerare la verifica delle librerie cellulari standard con Solido Design Environment mantenendo la precisione nella verifica di una nuova revisione del Process Design Kit (PDK).

Una donna con i capelli lunghi indossa una camicia bianca e ha un'espressione seria sul viso.

Webinar

Convalida IP proattiva con Solido crosscheck presso ST

Lippika Parwani, STMicroelectronics

Scopri come ST sfrutta Solido Crosscheck all'interno della sua infrastruttura IP QA per gestire la complessità dell'IP, fornendo una soluzione di convalida IP completa e proattiva per migliorare la qualità del silicio e accelerare la fornitura di SoC.

Un dipinto di un uomo in giacca e cravatta in piedi davanti a un edificio.

Webinar

Abilitazione Symphony nelle tecnologie SmartPower di ST

Nicola Malnati, STMicroelectronics

Scopri come ST ha sfruttato Symphony and Visualizer per migliorare il rendimento delle verifiche per SmartPower Technologies e analizzare ed eseguire il debug dell'interfaccia tra analogico e digitale in modo più semplice e veloce.

Webinar

Usare Solido per valutare le librerie stdcell di Infineon

Aravind Radhakrishnan Nair, Infineon

Scopri come Solido Library Profiler and Generator consentono agli utenti di Infineon di confrontare e profilare .lib provenienti da diverse fonti IP in modo da poter scegliere un set di dati ottimale, con conseguente migliore analisi PPA e cicli di progettazione più brevi.

Un dipinto di un uomo con barba e baffi che indossa una camicia bianca e un gilet nero.

Webinar

Sfruttare Solido Additive Learning per NVM presso ST

G. Lo Giudice, STMicroelectronics

Scopri come ST utilizza Solido PVTMC Verifier per prevedere la dispersione dei parametri analogici sul PVT e Solido Additive Learning per riutilizzare i risultati precedenti, riducendo il numero di esecuzioni e accelerando la fase di verifica.

Una persona è in piedi davanti a uno sfondo bianco, indossa una camicia nera e tiene in mano un oggetto nero.

Webinar

Progettazione e simulazione PLL a 3 nm di Silicon Creations

Pawel Banachowicz, Silicon Creations

Scopri come Silicon Creations sfrutta la tecnologia SPICE di Siemens per gestire la crescita costante della complessità del design. Evidenziando gli ultimi miglioramenti prestazionali che hanno reso possibili i progetti a 3 nm, compresi i risultati delle simulazioni.

Un uomo con barba e baffi che indossa una camicia nera e una camicia con colletto bianco sotto.

Webinar

LG - accelerazione della verifica dei PLL per il wireless

Antti Havulinna, LG

Scopri come gli strumenti Siemens SPICE e di simulazione a segnale misto hanno aiutato LG a ottenere significativi miglioramenti delle prestazioni e della produttività per la proprietà intellettuale (IP) a circuito bloccato di fase (PLL) rispetto alle soluzioni precedenti.