Sfide nell'implementazione digitale
La gestione della complessità della progettazione, degli obiettivi di prestazioni/potenza/area e del time-to-market sono sfide cruciali nella moderna progettazione di SoC. La complessità delle regole di progettazione e la tempistica delle riunioni rendono la chiusura della progettazione più impegnativa che mai e richiedono un cambio di paradigma nel luogo e nel percorso.
Raggiungere la chiusura della RDC
L'ampio uso della tecnologia a pattern multiplo, della litografia EUV e delle celle ad altezza mista complica il posizionamento e il routing. Sono necessarie modifiche fondamentali alla tecnologia del luogo e del percorso per ottenere efficacemente la chiusura della RDC.
Fornire un PPA competitivo
Il mercato vuole circuiti integrati con il minor consumo energetico e le massime prestazioni. Le tecnologie di ottimizzazione all'avanguardia possono ridurre al minimo la potenza, raggiungendo al contempo tempistiche e obiettivi di area e controllando i costi di sviluppo.
Ridurre i tempi di chiusura
Una stima accurata dei tempi post-percorso è più difficile che mai con l'aumento della resistenza filo/via. Evita le iterazioni, migliora il PPA e riduce i tempi di chiusura aumentando la visibilità dettagliata del percorso nelle prime fasi del flusso.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Presentazione di Aprisa: una soluzione software Place-and-Route
La piattaforma place-and-route Aprisa è una soluzione incentrata sui dettagli del percorso per le sfide della moderna implementazione di circuiti integrati digitali.
