Libreria di risorse Catapult High-Level Synthesis

Questo intervento mostrerà come utilizzare HLS per creare e valutare rapidamente più implementazioni RTL per un acceleratore di intelligenza artificiale a partire da un'unica descrizione algoritmica.

Flusso di progettazione che include la co-progettazione HW/SW e HLS che consente agli sviluppatori di migrare le funzioni ad alta intensità di calcolo dal software in esecuzione su un processore integrato a un acceleratore basato su hardware come periferica basata su bus ad accoppiamento lento.

L'adozione di HLS per la progettazione di chip è determinata dall'aumento della complessità di progettazione e verifica e dalle pressioni sui tempi di commercializzazione. HLS consente ai progettisti di immettere i propri chip sul mercato più rapidamente abbreviando il flusso complessivo di progettazione e verifica.

Questa sessione mostra come creare diversi tipi di acceleratori utilizzando HLS e come integrarli nei progetti di processori RISC-V. L'algoritmo di inferenza AI e un algoritmo di crittografia verranno utilizzati come esempi.

Questo documento descrive la progettazione e l'implementazione, su larga scala, di un nuovo acceleratore destinato alla transcodifica video su scala di magazzino. Il flusso di progettazione hardware all'avanguardia adottato nello sviluppo della VCU ha utilizzato Catapult. Vedere la sezione 3.4.

Questo percorso di formazione su richiesta introduce gli ingegneri al C++, HLS e all'uso di Catapult per la progettazione hardware.

Questo percorso di formazione su richiesta introduce gli utenti ai concetti di progettazione necessari per la progettazione, il debug e la verifica HLS utilizzando SystemC e la libreria MatchLib.

Questo percorso di apprendimento introduce gli utenti al flusso Catapult HLV, consentendo una rigorosa verifica funzionale della fonte di alto livello utilizzando tecniche note e affidabili.

Flusso di progettazione che include la co-progettazione HW/SW e HLS che consente agli sviluppatori di migrare le funzioni ad alta intensità di calcolo dal software in esecuzione su un processore integrato a un acceleratore basato su hardware come periferica basata su bus ad accoppiamento lento.

L'adozione di HLS per la progettazione di chip è determinata dall'aumento della complessità di progettazione e verifica e dalle pressioni sui tempi di commercializzazione. HLS consente ai progettisti di immettere i propri chip sul mercato più rapidamente abbreviando il flusso complessivo di progettazione e verifica.

Questo seminario utilizza un acceleratore AI/ML basato su Axi per dimostrare come HLS possa passare rapidamente da un algoritmo, alla progettazione basata su C, all'analisi delle prestazioni a livello di sistema e alla verifica completa con chiusura della copertura RTL.

Introduzione e dettagli tecnici per capire come HLS esplora in modo rapido e accurato la potenza/le prestazioni dei propri algoritmi, accedere rapidamente alle implementazioni FPGA per creare dimostratori/prototipi e altro ancora.

Questo seminario tecnico in 8 parti è progettato per coloro che sanno molto poco di HLS e ne conoscono i concetti, ma vogliono esempi reali di applicazione alla visione artificiale e all'implementazione del deep learning.

La seguente serie di video fornisce un'introduzione alla progettazione di semplici acceleratori ML utilizzando HLS.

Questa serie in 5 parti fornisce una guida dettagliata su come utilizzare Catapult Design Analyzer per analizzare e visualizzare i risultati della sintesi, identificare automaticamente gli errori di stile di codifica e individuare i colli di bottiglia nell'ottimizzazione.

Questa serie di video in 9 parti fornisce una guida dettagliata di ciò che è necessario per portare un algoritmo a virgola mobile C++ fino a un RTL ottimizzato utilizzando Catapult High-Level Synthesis.