Skip to main content
Questa pagina viene visualizzata utilizzando la traduzione automatica. Visualizzare la versione in inglese?
C++/SystemC/RTL Formal

Sistema SLEC

Verifichi formalmente la correttezza dei modelli RTL scritti a mano rispetto ai modelli di alto livello in C++ o SystemC utilizzando il controllo sequenziale dell'equivalenza logica. Anche con differenze di lingua, tempistica e interfacce, il sistema SLEC verifica l'RTL manuale con C++/systemC dimostrando l'equivalenza tra C++ e RTL.

CARATTERISTICHE CHIAVE

Verifica formale di C++/SystemC/RTL

Quando i progettisti spostano descrizioni di alto livello in RTL o ottimizzano la potenza in RTL, devono sapere se il risultato è funzionalmente equivalente all'originale. I motori SLEC offrono soluzioni per il controllo manuale dell'equivalenza RTL ad alto livello (generato da catapulta) e ottimizzato dal punto di vista energetico.

Abbinato a una gamma di motori all'avanguardia, questo potente approccio di verifica consente strategie di ricerca di bug, controllo limitato e prove complete. SLEC è progettato per integrare la tipica verifica basata sulla simulazione ed è integrato con strumenti di debug come Siemens EDA Visualizer per comprendere le falsificazioni.

SLEC system comprehensive formal verification flow depicting solutions

Per le sfide di verifica formale manuale più difficili che comportano implementazioni complesse in RTL codificato a mano. Il sistema SLEC offre funzionalità che consentono la dimostrazione formale di blocchi di progettazione impegnativi come la moltiplicazione in virgola mobile a doppia precisione, la somma multipla e altri problemi che semplicemente non possono essere simulati in modo esaustivo in RTL.

SLEC-System Sequential Formal Verification flow

Formazione Catapult su richiesta

La libreria di formazione su richiesta Catapult High-Level Synthesis (HLS) contiene una serie di percorsi di apprendimento con moduli per introdurre gli ingegneri all'HLS e alla verifica di alto livello.

Gruppo di sintesi e verifica di alto livello

Un gruppo per discutere i punti più fini della progettazione e della verifica utilizzando gli strumenti Siemens EDA HLS e HLV. Partecipa alla discussione su nuovi argomenti, funzionalità, contenuti ed esperti tecnici.

HLS Libs

Un set di librerie gratuito e aperto implementato in C++ standard per una progettazione hardware e software con precisione di bit. È una comunità aperta per lo scambio di conoscenze e proprietà intellettuale per HLS che può essere utilizzata per accelerare sia la ricerca che la progettazione.

Blog di progettazione e verifica HLS

Blog che tratta le metodologie e le tecniche di progettazione e verifica di nuova generazione di sintesi di alto livello (HLS).

Supporto per catapulte

Accedi a documentazione dettagliata, versioni, risorse e altro ancora.

Consulenza EDA

Aiutarla a ottenere il massimo impatto aziendale affrontando complesse sfide tecnologiche e aziendali con una combinazione unica di esperienza di sviluppo e progettazione e competenza metodologica.