Calibre 3DStack

Per le tecnologie di confezionamento come il fan-out wafer-level packaging (FOWLP), il processo di progettazione e verifica della confezione può essere difficile. Poiché la produzione FOWLP avviene a «livello di wafer», incorpora la generazione di maschere, in modo simile al flusso di produzione dei SoC. È necessario disporre di solidi flussi di progettazione e verifica degli imballaggi in modo che i progettisti possano garantire la producibilità del FOWLP da parte della fonderia o della società OSAT. Il Xpedition® La piattaforma PCB (Enterprise Printed Circuit Board) fornisce una piattaforma di co-progettazione e verifica che utilizza sia ambienti di progettazione di pacchetti che strumenti di verifica fisica SoC per FOWLP. Calibre 3DStack la funzionalità estende la verifica dell'approvazione a livello di matricola di Calibre per fornire il controllo DRC e LVS di sistemi multidie completi, compresi gli imballaggi a livello di wafer, in qualsiasi nodo del processo, senza interrompere gli attuali flussi di strumenti o richiedere nuovi formati di dati.

La verifica accurata dei progetti di packaging a livello di wafer (FOWLP) richiede l'integrazione degli ambienti di progettazione dei pacchetti con strumenti di verifica system-on-chip (SoC) per garantire la producibilità e le prestazioni del pacchetto Il packaging a

livello di wafer (WLP) consente un fattore di forma più elevato e prestazioni migliorate rispetto ai progetti di circuiti integrati (IC) system-on-chip (SoC). Sebbene esistano molti stili di progettazione di pacchetti a livello di wafer, il fan-out wafer-level packaging (FOWLP) è una tecnologia popolare convalidata dal silicio. Tuttavia, affinché i progettisti FOWLP possano garantire rendimenti e prestazioni accettabili, le società di automazione della progettazione elettronica (EDA), l'assemblaggio e il test di semiconduttori in outsourcing (OSAT) e le fonderie devono collaborare per stabilire flussi di progettazione e verifica fisica coerenti, unificati e automatizzati. L'unione degli ambienti di progettazione dei pacchetti con gli strumenti di verifica fisica SoC garantisce la disponibilità delle necessarie piattaforme di co-progettazione e verifica. Grazie alle funzionalità avanzate di progettazione di circuiti stampati (PCB) di Xpedition Piattaforma aziendale e la funzionalità di verifica estesa basata su GDSII della piattaforma Calibre combinata con Calibre 3DStack Grazie a questa estensione, i progettisti possono ora applicare le verifiche DRC e LVS di Calibre die-level signoff a un'ampia gamma di matrici impilate 2.5D e 3D, incluso FOWLP, per garantire producibilità e prestazioni.