Skip to main content
Questa pagina viene visualizzata utilizzando la traduzione automatica. Visualizzare la versione in inglese?
Primo piano del chip di un computer.
Le migliori pratiche per l'imballaggio dei semiconduttori

Pianificazione e prototipazione integrate a livello di sistema

I pacchetti multi chiplet/ASIC con integrazione eterogenea richiedono una pianificazione precoce del piano di assemblaggio se si vogliono raggiungere gli obiettivi in termini di potenza, prestazioni, area e costi.

Pianificazione e coottimizzazione dell'assemblaggio dei pacchetti IC

Una soluzione integrata per la pianificazione e la prototipazione di pacchetti IC consente ad architetti e progettisti di costruire e ottimizzare assemblaggi di pacchetti IC completi per potenza, prestazioni, area e costi e fornire un prototipo ben qualificato per l'implementazione.

VIDEO SULL'IMBALLAGGIO DI SEMICONDUTTORI

Pianificazione gerarchica dei dispositivi

Questo video mostra come la pianificazione gerarchica dei dispositivi può costruire un chiplet/die che viene poi esportato come dispositivo e la planimetria replicata su un substrato di silicio.

Risorse integrate per la pianificazione a livello di sistema

Scopri di più sulla pianificazione e prototipazione di pacchetti IC integrati a livello di sistema dalla gestione della connettività di sistema, all'ottimizzazione delle interconnessioni tra domini e alla verifica degli assiemi 3D.

Select...
Gestione della connettività
all

Gestione della connettività del sistema

Costruzione e visualizzazione della connettività logica a livello di sistema di progetti di pacchetti IC multidie, multicomponente e multi-substrato.

Immagine di interconnessione tra domini
all

Ottimizzazione dell'interconnessione tra domini

Visualization del sistema come visualizzazione della planimetria nella planimetria con connettività. L'ottimizzazione della connettività basata su regole può essere eseguita tramite segnale, bus o interfaccia. Il breakout routing può essere facilmente incluso per favorire l'ottimizzazione del sistema.

Calibre 3DStack
all

Calibre 3DSTACK

Guidato da Xpedition Substrate Integrator, 3DSTACK identifica in modo univoco le geometrie per strato e stampo nell'assieme, consentendo un controllo accurato dell'assemblaggio LVS e una verifica complessiva.