La Taiwan Semiconductor Manufacturing Company (TSMC) è stata la pioniera del modello di business della fonderia pura. Scegliendo di non progettare, produrre o commercializzare alcun prodotto a semiconduttore con il proprio nome, la chiave del successo di TSMC è sempre stata concentrarsi sul successo dei suoi clienti. I semiconduttori prodotti da TSMC servono una base clienti globale ampia e diversificata, con un'ampia gamma di applicazioni utilizzate in una varietà di mercati finali, tra cui smartphone, calcolo ad alte prestazioni, Internet of Things (IoT), automobilistico ed elettronica di consumo digitale.
TSMC
La TSMC EDA Alliance riduce le barriere progettuali all'adozione da parte dei clienti delle tecnologie di processo TSMC. In qualità di partner EDA Alliance, Siemens EDA lavora a stretto contatto con i team tecnologici di progettazione di TSMC per soddisfare le esigenze di progettazione reciproche dei clienti attraverso l'abilitazione di nuove funzionalità degli strumenti EDA in linea con la roadmap avanzata di sviluppo dei processi di TSMC, nonché l'implementazione della metodologia di progettazione di TSMC nei flussi di riferimento. Grazie a questa collaborazione, TSMC e Siemens EDA consentono ai clienti comuni di raggiungere meglio il loro obiettivo PPA in un periodo di tempo più breve.
TSMC EDA Alliance
Tabella di copertura TSMC
Portafoglio IC Siemens EDA | Verifica fisica | Modello doppio/multiplo | Abbinamento dei modelli | LVS | Estrazione parassitaria | PERC | Integrità energetica ed EM | Riempimento¹ | Custom Design | Luogo e percorso | Simulazione del circuito |
14 Classe Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | PARRUCCA | ✔ | | ✔ | | | ✔ |
16 Classe Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | PARRUCCA | ✔ | | PARRUCCA | ✔ |
3 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | PARRUCCA | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 um/0,11 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0,18 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificato; WIP: lavori in corso (a gennaio 2026)
[1]: Il calibro SmartFill è POR (Plan of Record) inferiore a 20 nm e Dummy Fill superiore a 20 nm.
●: I file tecnici sarebbero forniti da Siemens per quei nodi di processo non ancora certificati. Contatti il team di prodotto di Aprisa per le sue richieste.
Certificazione del flusso di lavoro IC Packaging
La nostra continua collaborazione con TSMC ha portato con successo alla certificazione automatizzata del flusso di lavoro per la loro tecnologia di integrazione InFo che fa parte del Tessuto 3D piattaforma. Per i clienti comuni, questa certificazione consente lo sviluppo di prodotti finali innovativi e altamente differenziati utilizzando il miglior software EDA e tecnologie avanzate di integrazione degli imballaggi leader del settore.
I nostri flussi di lavoro automatizzati di progettazione Info_OS e Info_pop sono ora certificato da TSMC. Questi flussi di lavoro includono Innovator3D IC, HyperLynx RDCe Calibre nMDRC tecnologie.
Fanout integrato (InFO)
Come definito da TSMC, InFo è un'innovativa piattaforma tecnologica di integrazione di sistemi a livello di wafer, con RDL (Re-Distribution Layer) e TIV (Through InFo Via) ad alta densità per interconnessioni e prestazioni ad alta densità per varie applicazioni, come mobile, calcolo ad alte prestazioni, ecc. La piattaforma InFo offre vari schemi di pacchetti in 2D e 3D ottimizzati per applicazioni specifiche.
Info_OS sfrutta la tecnologia InFo e presenta una larghezza/spazio di linea RDL di 2/2 µm a densità più elevata per integrare più chiplet logici avanzati per applicazioni di rete 5G. Consente pad pitch ibridi su SoC con un passo I/O minimo di 40 µm, un bump pitch C4 Cu minimo di 130 µm e InFO di dimensioni del reticolo > 2x su substrati >65 x 65 mm.
Info_pop, il primo pacchetto fan-out 3D a livello di wafer del settore, include RDL e TIV ad alta densità per integrare l'AP mobile con lo stacking di pacchetti DRAM per applicazioni mobili. Rispetto a FC_pop, Info_pop ha un profilo più sottile e migliori prestazioni elettriche e termiche grazie all'assenza di substrato organico e all'urto C4.
Chip su wafer su substrato (CoWoS)
Integra logica e memoria nel targeting 3D, nell'IA e nell'HPC. Innovator3D IC crea, ottimizza e gestisce un modello 3D dell'intero assemblaggio del dispositivo CoWoS.
Wafer on Wafer (WoW)
Innovator3D IC crea, ottimizza e gestisce un modello gemello digitale 3D che favorisce la progettazione e la verifica dettagliate.
Sistema su chip integrati (SoIC)
Innovator3D IC ottimizza e gestisce un modello gemello digitale 3D che guida la progettazione e quindi la verifica con le tecnologie Calibre.