FPGA/PCB társtervezés

Áramlás-integráció

Az I/O optimalizálás szorosan integrálva van az Xpedition Enterprise tervezési folyamatával, amely a projekt bármely szakaszában elérhető az Xpedition vázlatos tervezési környezetben található lapon keresztül. A vázlatot, a PCB elrendezést és az FPGA adatbázisokat szinkronizálási asszisztens segítségével tartják szinkronizálva. Ez lehetővé teszi a felhasználók számára, hogy jobban irányítsák a projekt tervezési adatáramlását. Ezenkívül a sematikus felhasználók eldönthetik, hogy az FPGA adatokat (új vagy frissített) mikor kell átvinni a NYÁK-tervbe. Az elhelyezés vagy az útválasztás elindítása előtt az I/O optimalizáló lehetővé teszi az alaprajzi ablakban lévő Xpedition projektadatok felhasználásával a jobb kezdeti hozzárendelés érdekében. Ezután az eredmények exportálhatók az Xpedition elrendezési környezetébe. Az FPGA alkatrészeket projekt vagy vállalati könyvtár szintjén kezelik.

Jelcsoportosítás

Jelcsoportok könnyen létrehozhatók a nagy tűszámú FPGA-k jelösszetettségének kezelésére és a tű-hozzárendelési folyamat felgyorsítására. Minden csoport meghatározhatja az FPGA-ban később megvalósítandó egyes hardverfunkciók interfészeit. Ezeket a csoportokat külön HDL-entitásként lehet kezelni az eszközen belül. A jelcsoportok manuálisan hozhatók létre a felhasználói felületen keresztül, vagy kivonhatók egy HDL fájlból (Verilog vagy VHDL).

Pin particionálás

Az optimalizáló a tűk az FPGA I/O bankjaiban történő csoportosításával nagyobb rugalmasságot biztosít a tűk hozzárendelésében. A tűparticionálás előnyei közé tartozik a PCB-csatlakozás jobb tervezése, a személyre szabott szimbólumok generálása és a csoporton belüli tűcsere szabályok minimalizálása, ami a tűoptimalizálás jobb irányításához és a hálózat jobb kibontásához vezet. Ezenkívül a jelcsoportok egyetlen entitásként rendelhetők hozzá egy partícióhoz, kiküszöbölve a jelcsoportok I/O bankok közötti megosztásának szükségességét. A GUI intuitívvá és egyszerűvé teszi a pinpartíciók kezelését az eszközön belül.

Jel- és tű-hozzárendelések

Több száz HDL jel manuális hozzárendelése az FPGA-csapokhoz, miközben továbbra is szigorúan betartja az FPGA szállítói szabályokat, mindenki számára kihívást jelent. Ennek ellensúlyozására az I/O optimalizáló intuitív és hasznos funkciókkal teli felhasználói felületet biztosít a felhasználóknak. Ezek az automatikus hozzárendeléstől, a jelszabványok felügyeletétől, az egyszerű húzással történő hozzárendeléstől, az objektumkészleteken végzett műveletek támogatásától és a dinamikus szűréstől terjednek. Ezek egyszerű műveletté teszik a jelcsap hozzárendelését. A tűk hozzárendelésében végrehajtott minden módosítást az FPGA fedélzeti folyamatán keresztül kezelik, és konzisztensek maradnak, mivel az optimalizáló az FPGA és a PCB áramlások között van, és mindkét oldalon közli az összes végrehajtott változtatást.

Automatizált alkatrész- és szimbólumok generálása

Az FPGA eszközök természete más megközelítést igényel a szimbólumok generálási folyamatához. Az FPGA logikája többször változhat a projekt során, és a szimbólumokat ezekkel a változásokkal összhangban kell tartani. A felhasználók számos hatékony funkcióval rendelkeznek, amelyek egyszerűvé, gyorsabbá és hibamentessé teszik a szimbólumok létrehozását, miközben lehetővé teszik a szimbólumok létrehozásának folyamatának teljes ellenőrzését. A kézi szimbólum létrehozásához képest az idő órákról vagy napokról percekre csökken.

Alaptervezés

A PCB tervezési folyamatának fontos szakasza az alkatrész elhelyezése és tájolása magán a tábla elrendezésében. A padlótervezés elvégezhető a PCB elrendezési folyamat előtt és alatt. A tervezők egyértelmű előnye, hogy a projekt korai szakaszától kezdve képesek az FPGA pin-hozzárendelési módosításokat végrehajtani.

Hálóvonal kibontása

• A jel-PIN hozzárendelések automatikusan optimalizálhatók, miközben tiszteletben tartják a pin-specifikus szabályokat és kényszereket. Ez lehetővé teszi a rendkívül hatékony nettó vonalak kibontását, ami a következőket eredményezi:
• Csökkentett rétegek száma
• A jel integritási problémáinak minimalizálása
• Megnövelt időzítési költségvetés
• A nyomhossz minimalizálása a NYÁK-n
• Az FPGA sokkal gyorsabb útvonalideje in situ a táblán.

Az I/O optimalizáló hibamentes tűcsere garantálja a jelhozzárendelési folyamat során. A felbontás az Xpedition elrendezési adatain vagy jóval korábban történhet az alaptervezés során. Továbbá teljes mértékben támasztható a csapok, a csapok menekülései, a nyomvégi és az útvonalcélok között.

FPGA többpéldányú

A legtöbb esetben ugyanazon FPGA-eszköz különböző logikai funkciókkal rendelkezik, amelyek megoszthatók a projektek között, vagy akár egyetlen projekten belül is megoszthatók. Az I/O optimalizáló teljes mértékben támogatja ezeket a helyzeteket, és ez automatikusan megtörténik a projekt fejlesztése során. A DB-jelentésben különböző funkcionális szimbólumokkal ábrázolt FPGA-k a szállító kódjaival együtt kerülnek felsorolásra.

Multi-FPGA optimalizálás

A két vagy több FPGA eszköz közötti kapcsolatok sikeres optimalizálását szinte lehetetlen végrehajtani e korszerű technológia nélkül. Az optimalizálási algoritmus kiértékeli az összes lehetséges csatlakozási kombinációt az optimális összeköttetés elérése érdekében, minimalizálva a kezdeti hozzárendelésből származó nettó keresztezéseket, így magasabb útvonalbefejezési sebességet tesz lehetővé. Az FPGA I/O optimalizáló alapfelszereltségként több FPGA optimalizálást tartalmaz.