HyperLynx Signal Integrity

A jel integritását hagyományosan oszcilloszkóppal mérik a hullámforma jellemzőinek megtekintéséhez és a követelmények teljesítésének ellenőrzéséhez. A jel integritásának ellenőrzésére hagyományosan használt egyéb eszközök közé tartoznak a vektorhálózati analizátorok (VNA) és az időtartományi reflektométerek (TDR).

Általánosságban elmondható, hogy a jel integritása úgy definiálható, mint az elektromos jelek minőségének fenntartásának képessége az áramkörben történő átvitel során. A HyperLynx Signal integritása lehetővé teszi a felhasználó számára, hogy elemezze az áramköröket többek között a túllépéssel, az alulhajtással, a csengéssel és a keresztszemléssel kapcsolatos problémák szempontjából. Az általános jelintegritás mellett a HyperLynx SI felhasználható olyan specifikus interfészek elemzésére, mint például a DDR és a SERDE-k, amelyek definiált jelintegritási átadás/hiba mutatókkal rendelkeznek.

A HyperLynx tartalmazza a DDRx Batch varázslót a DDRx interfészek tervezéséhez és ellenőrzéséhez. A DDRx Batch varázsló egy mindent átfogó, JEDEC-alapú segédprogram, amelynek célja, hogy a felhasználót végigvezesse a DDRX interfész szimulálásának teljes folyamatán, és támogatja a DDR-DDR5 és az LPDDR-LPDDR5-et. A DDRx Batch varázsló előtti és utólagos elrendezésben egyaránt használható, így az interfészek megtervezhetők és ellenőrizhetők. A HyperLynx a DRAM-komponensekhez a JEDEC alapú időzítési modelleket tartalmaz, és általános vezérlő időzítési modellt biztosít. A vezérlő időzítési modelljének testreszabása a vezérlő időzítési modell varázslójának használatával érhető el. Ezenkívül a HyperLynx általános DDR5 IBIS-AMI modellt kínál a vezérlőhöz, a DRAM és a regisztrált órajelző eszközhöz (RCD). Ezek a modellek technológiai alapúak, és hatékony kiindulópontként használhatók, ha a szállítói modellek nem állnak rendelkezésre.

Igen, a HyperLynx tartalmazza a SerDes Compliance és a SerDes Batch varázslókat, amelyeket kifejezetten nagy sebességű soros kapcsolatok elemzésére terveztek. A HyperLynx több mint 260 beépített protokollt tartalmaz, amelyek lehetővé teszik a felhasználó számára a nagy sebességű soros csatornák zökkenőmentes tervezését és ellenőrzését. A megfelelőségi varázsló úgy lett kialakítva, hogy a soros hivatkozásokat ezen szabványos protokollok alapján elemezze a gyártóspecifikus modellek nélkül. A SerDes Batch varázsló a soros hivatkozások elemzésére szolgál gyártóspecifikus IBIS-AMI modellek segítségével. Mind a Compliance, mind a SerDes Batch varázsló átfogó jelentést kínál, integrált munkafolyamatokkal az elrendezés előtti és utáni tervezés és ellenőrzés között. Ezenkívül az átviteli struktúrák 3D területei automatikusan észlelhetők és megoldhatók az integrált teljes hullámú 3D-s elektromágneses megoldással, miközben támogatják a párhuzamosítást is a feladatok elosztásán keresztül.

A HyperLynx egy általános célú jel- és áramintegritási eszközt tartalmaz elektronikus rendszerek tervezéséhez és ellenőrzéséhez. A tükröződések és a keresztlődések könnyen szimulálhatók a HyperLynx alkalmazásban interaktív módon egy virtuális oszcilloszkóp használatával vagy kötegelt módban, ahol a felhasználó kihasználhatja több háló vagy akár a teljes kialakítás szimulálásának előnyeit. A felhasználók felfedezhetik, hogy az olyan elemek, mint például az átviteli vezetékek, az átjáratok, a passzív alkatrészek, a meghajtó erősségei, a lezárási technikák és az összeszerelési variációk hogyan befolyásolják

Az IBIS-AMI az Input/Output Buffer Information Specification - Algorithmic Modeling Interface rövidítése. Az AMI az IBIS modellezési formátum kiterjesztése, és egy olyan eszköz viselkedésének szimulálására szolgál, mint például a SerDES adó-vevő kiegyenlítő áramkör. A HyperLynx támogatja az IBIS-AMI modelleket a SerDes Batch varázslóban való használatra, valamint a DDR5 és az alacsony fogyasztású DDR5 (LPDDR5) szimulációkhoz.

A HyperLynx használható nagysebességű tervek tervezésére és ellenőrzésére is. Az elrendezés előtti fázist gyakran tervezésnek tekintik, míg az utáni elrendezést ellenőrzésnek tekintik. A HyperLynx LineSim lehetővé teszi a felhasználó számára, hogy többek között az útválasztási topológiákkal, a meghajtóerősségekkel és a befejezési sémákkal kapcsolatos kompromisszumok feltárásával tervezzen interface-okat. A cél az előzetes elrendezés vagy a tervezés szabályok és korlátozások kidolgozása a PCB elrendezésének vezérlésére. A HyperLynx BoardSim segítségével ellenőrizhető, hogy ezek a tervezési kényszerek megvalósíták-e a követelményeket interaktív szimulációs és varázslók rendszeren keresztül történő ellenőrzésével.

Számos gondolkodási iskola létezik a jel- és teljesítményintegritási szimulációs módszertanokkal kapcsolatban. A Siemens a progresszív ellenőrzési módszert ajánlja. A progresszív ellenőrzés olyan módszertan, amelynek célja a legegyszerűbb problémák gyors és hatékony eltávolítása a HyperLynx DRC-n keresztül történő automatizált tervezési szabályellenőrzés segítségével. Az egyszerű problémák azonosítása és kijavítása után a felhasználó technológiai alapú modellek segítségével futtathat szimulációkat. Ezek az alapmodellek azonosítják a teljesítményt a szabványokkal szemben, és lehetővé teszik a felhasználó számára, hogy gyorsan futtassa a szimulációkat a további elemzést igénylő jelek azonosítására. Az utolsó lépés az elemzés futtatása szállító-specifikus modellek segítségével. Ezek a modellek a legpontosabbak, de a legtöbb készséget és tudást is igénylik. A progresszív ellenőrzés alkalmazásával több mérnök képes korán és gyakran elvégezni az elemzést, nemcsak növelve a tervezési folyamat hatékonyságát, hanem a legnehezebb problémákat is megmentve a szakértők számára.