EDA platform IC-ellenőrzéshez és DFM optimalizáláshoz

Nemcsak a tervezési szabályellenőrzések száma nőtt, hanem az ellenőrzési típusok és műveletek is drasztikusan nőttek, ami fokozta a nagyobb és gyorsabb számítás szükségességét, miközben továbbra is megőrizte a pontosságot és a pontosságot.

A sűrű és hierarchikus elrendezések, az áramkör növekvő összetettsége és a bonyolult öntödei szabályok azt jelentik, hogy az LVS és a paraziták futtatása és hibakeresése az áramkör kiszámíthatóságának biztosítása érdekében időigényes és erőforrás-igényes erőfeszítés lehet.

A növekvő tervezési összetettség és a megbízhatóságra való fokozott összpontosítás a chiptervezés minden szintjén, az IP-től a teljes chipeig, elengedhetetlenné teszi az IC megbízhatósági kérdések pontos és teljes ellenőrzését, de kihívást jelentő kihívást.

A DFM optimalizálás segít a tervezőknek egyensúlyba hozni a teljesítményt, a teljesítményt és a területet a gyárthatósággal, de a többszörös optimalizálási stratégia következetes alkalmazása gyakran nehéz és igényes feladat.

A tervezőknek a tervezési folyamat során több tervezési és ellenőrző eszköz között kell kezelniük és navigálniuk. A kézi hívások, az egyéni interfész kód és a következetes megjelenítés hiánya csökkenti a termelékenységet és az egységességet.