FPGA tervezés

Készen áll az FPGA tervezési folyamata a legújabb komplex FPGA-kat célzó új tervkategóriára? Olyan ponteszközökkel küzd, amelyek nem működnek együtt? Képes vagy elérni a QoR céljait a kívánt költségvetésben? Együttműködhetnek-e PCB- és FPGA csapatai az általános rendszerkorlátok elérése érdekében?

Trendek és technológia

Az FPGA tervek és módszerek új osztálya

Az FPGA-kat egyre inkább használják a gyorsan fejlődő piaci szegmensekben (például 5G, ML és AI), valamint a biztonság szempontjából kritikus/nagy megbízhatóságú kialakításokban. A tervek ezen osztályához újabb módszerek, például a HLS vagy a SEE enyhítése szükséges. Ezenkívül kihívásokat jelent ezeknek a nagy terveknek a hibakeresése és ellenőrzése.

Biztonságos és megbízható FPGA kialakítás

A biztonság szempontjából kritikus kialakításokhoz a Precision Hi-Rel hibamentes mechanizmusokat biztosít (észlelés, elfedés, enyhítés), amelyek csökkentik a sugárzás, rezgés vagy más környezeti feltételek miatti lágy hibák előfordulásának és terjedésének valószínűségét.

Csökkentse a tervezést

Gyorsítsa a C++/SystemC tervezést az FPGA-kon

A Catapult és a Precision FPGA Synthesis eszköz szoros integrációja és jobb számtani operátorbecslése kritikus fontosságú a C++/SystemC tervek optimális QoR eléréséhez és a lezárás gyorsabb időtartamának eléréséhez.

Katapultálja az FPGA dizájnt

A kapu-szintű szimuláció túl lassú?

A FormalPro és a Precision FPGA Synthesis eszköz integrációja nagyságrenddel gyorsabb ellenőrzést biztosít a szintetizált kapu szintű netlistájának arany RTL-tervekkel szemben a komplex DSP és RAM-ok segítségével.

Ellenőrizze a LEC használatával

Grafikus átfedés, amelynek közepén a „Precision” szó van, körkörös vonalak és pontok mintázatával körülvéve.

FPGA szintézis

Precíziós

A Precision Synthesis kiváló minőségű eredményeket, az iparágban egyedülálló funkciókat és integrációt kínál a Siemens EDA FPGA folyamatába, amely az iparág legátfogóbb FPGA szállítótól független megoldása.

HLS és ellenőrzés

Katapult

Iparágvezető C++/SystemC magas szintű szintézis alacsony fogyasztású becslés/optimalizálással. A tervezés-ellenőrzés, a kód és a funkcionális lefedettség ellenőrzése, valamint a formális ellenőrzés többé teszi a HLS-t, mint puszta „C-to-RTL” -t.

Egy formális férfi öltönyben és nyakkendőben áll egy fehér háttér előtt, fekete szegéllyel.

Egyenértékűségi ellenőrzési fedél

FormalPro

Statikus formális ellenőrzési technikákat használ annak bizonyítására, hogy a tervezés funkcionálisan megegyezik az arany referenciával. A napokat vagy heteket igénylő tervek órák vagy akár percek alatt ellenőrizhetők a FormalPro segítségével.

Számítógépes chip közeli képe egy áramköri lapon digitális átfedő grafikával

Intelligens ellenőrzési megoldás

Questa One

A Questa One intelligens hitelesítési megoldás mesterséges intelligenciával működő hitelesítő eszközöket kínál, úttörő intelligens automatizálást, amelyek túllépnek a hagyományos korlátozások felett, és páratlan sebességgel, hatékonysággal és skálázhatósággal segítik a

Egy kék inget és fehér kalapot viselő személy egy fehér fal előtt áll.

Komplex RTL tervezés vizualizálása

HDL Designer

A HDL Designer egyesíti a mély elemzési képességeket, a fejlett alkotásszerkesztőket és a teljes projektfolyamatmenedzsmentet, ami növeli a termelékenységet és lehetővé teszi az ismételhető, kiszámítható tervezési folyamatot

Egy kék inget és fehér kalapot viselő személy fehér háttér előtt áll logóval és szöveggel.

Optimalizálja az FPGA/PCB I/O-kat

FPGA/PCB társtervezés

Távolítsa el az FPGA és a PCB tervező szervezetek közötti akadályokat, lehetővé téve a párhuzamos tervezési folyamatokat nagyobb pontossággal és gyorsasággal. Optimalizálja az FPGA I/O alkalmazást a PCB elrendezéssel összefüggésben.