Legyen szó mély tanulásról, számítógépes látásról, kommunikációról, videóról vagy számtalan más térről, a Catapult nem csupán „C-től RTL-ig”. Az ASIC, az FPGA vagy az eFPGA új kód/funkcionális lefedettséggel, az osztályvezető teljesítményválasztással és a hivatalos ellenőrzéssel megtudhatja, hogyan teszi lehetővé többet és jobban megteheti.
Ez az előadás azt vizsgálja, hogyan változik a félvezetők tervezése annak érdekében, hogy lehetővé tegye az egyedi, alkalmazásokra optimalizált SoC-tervek gyors fejlesztését és telepítését — a koncepciótól az életen át tartó üzemeltetésig, miközben a fenntartható számítási jövő felé vezető úton haladunk.
Az AI hatékony biztosítása a mai IoT rendszerekben túlmutat a Python neurális hálózatainak egyszerű átvitelén egy peremeszközre. A magas szintű szintézissel épített testreszabott hardver megkülönbözteti rendszerét a versenytársaktól.
A HLS alkalmazását a chipek tervezéséhez a növekvő tervezési és ellenőrzési összetettség, valamint a piaci nyomásokkal szembeni idő vezérli. A HLS lehetővé teszi a tervezők számára, hogy gyorsabban forgalmazzák chipeiket a teljes tervezési és ellenőrzési folyamat lerövidítésével.
Teljes élő szeminárium felvétel, diák,
Resources, és még sok más!
A HLS alkalmazását a chipek tervezéséhez a növekvő tervezési és ellenőrzési összetettség, valamint a piaci nyomásokkal szembeni idő vezérli. A HLS lehetővé teszi a tervezők számára, hogy gyorsabban forgalmazzák chipeiket a teljes tervezési és ellenőrzési folyamat lerövidítésével.
Teljes élő szeminárium felvétel, diák,
Resources, és még sok más!
Ez a szeminárium egy AXI-alapú AI/ML gyorsítót használ annak bemutatására, hogy a HLS hogyan tud gyorsan átmenni egy algoritmusból, a C-alapú tervezésen, a rendszerszintű teljesítményelemzésen és az RTL-lefedettség lezárásával végzett átfogó ellenőrzésen keresztül.
Teljes élő szeminárium felvétel, diák,
Tervezési példák, források és egyebek!
