Katapult magas szintű szintézis és ellenőrzési események

Készítse el a leginkább energiahatékony következtetési gyorsítót a peremkészülékekhez, ahol a győzelem a csapat eléri a következtetésenkénti legalacsonyabb energiát. A nyeréshez szigorú pontossági és területkövetelményeknek kell megfelelnie.

Csatlakozzon ehhez a webináriumhoz és a HLS nyári hackathonhoz, hogy a Python neurális hálózatait RTL AI gyorsítókká alakítsa a Catapult AI NN segítségével, fedezze fel a PPA kompromisszumokat, integráljon a RISC-V-vel, és megcélozza az FPGA vagy ASIC peremterveket.

RISC-V: Testreszabhatja a processzorokat a teljesítmény/hatékonyság érdekében. Tanulja meg a HLS-t, hogy felépítsen és integráljon egy ébresztő szókövetkeztető társprocesszor létrehozását és integrálását, összehasonlítva a teljesítmény, a teljesítmény és a területi előnyöket ebben a műhelyben.

Az Edge AI energiahatékonyságra és teljesítményre van szüksége. Egyensúly egyedi hardverrel! Ismerje meg, hogyan halad át a HLS a Pythonról a testreszabott hardverre. Készítsen mesterséges intelligencia-gyorsítót az ébredési szókövetkeztetéshez, és mérje meg a HLS teljesítmény/teljesítménynövekedését.

Fedezze fel, hogy az elektronikai tervezők hogyan használhatják a HLS-t személyre szabott gyorsítók telepítésére. Azzal, hogy a gyorsítót konkrét következtetésekhez igazítja, felülmúlhatja a nem elérhető GPU-kat, csökkentve az energiafogyasztást.

Csatlakozzon hozzánk Münchenben, ahol a szakértői munkameneteket számos témában osztják meg, így új koncepciókat fedezhet fel, vagy mélyen belemerülhet alapvető szakterületébe.

Csatlakozzon hozzánk észak-amerikai rendezvényünkön, amely elkötelezett környezet ötletek, információk és bevált gyakorlatok cseréjére, amelyek lehetővé teszik, hogy vezető szerepet töltsön be és sikert érjen el ügyfeleivel.

Ez a beszélgetés leírja, hogyan lehet a magas szintű szintézist (HLS) használni az ASIC vagy FPGA technológiára irányuló testreszabott AI gyorsítók kifejlesztésére. Ismerje meg, hogyan telepítheti gyakorlatilag az AI-következtetéseket a peremrendszerekben.

A beágyazott rendszerek több számítási teljesítményt igényelnek, mint amennyit a processzorok képesek biztosítani. A hardveres gyorsítók megoldást kínálnak. Ez a munkamenet feltárja a HLS-t, és a C ++ -t RTL-vé alakítja az ASICS/FPGA-k számára, valós példákkal az ML és a képfeldolgozás területén.

Ez a workshop a magas szintű szintézisről és annak előnyeiről fog foglalkozni a hardveres gyorsítók gyors és pontos gyártásában. Bemutatjuk a Wakeword algoritmus lépésről lépésre történő tervezését és ellenőrzését a HLS segítségével.

Fedezze fel a SoftMAX architektúrát és mikroarchitektúrát, hogy kiegyensúlyozza a teljesítményt, a területet és az erőforrásokat a peremkövetkeztetéshez. Fedezze fel az agilis FPGA tervezési munkafolyamatokat, hogy lépést tartson a fejlődő algoritmusokkal.

Ez a gyakorlati munkamenet bemutatja Önt a High-Level Synthesis technológiával, amely a C ++ funkciót hardveres implementációvá alakítja. Létrehozhat egy RISC-V társprocesszort, és integrálja azt egy Rocket Core kialakításba.

Fedezze fel a magas szintű szintézist és annak előnyeit a hardveres gyorsítók gyors és pontos gyártásában. Bemutatjuk a Wake Word algoritmus lépésenkénti tervezését és ellenőrzését a HLS segítségével.

Csatlakozzon hozzánk, hogy felfedezze az EDA AI képességeit, és megnézze, mit hoz a jövő. Megvitatjuk a célra épített központosított EDA AI platform nagy jövőképét.

Ez a workshop a magas szintű szintézisről és annak előnyeiről fog foglalkozni a hardveres gyorsítók gyors és pontos gyártásában. Bemutatjuk a Wakeword algoritmus lépésről lépésre történő tervezését és ellenőrzését a HLS segítségével.

Értékes betekintést nyerhet az ML hardverben történő telepítésének kihívásaiba és megoldásaiba. Ismerje meg, hogy a HLS és a hls4ml hogyan egyszerűsíti a neurális hálózatalapú hardvergyorsítók fejlesztését, és alapvető fontosságú az ipar jövője szempontjából.

A User2User lehetőséget kínál arra, hogy tanuljon, növekedjen és kapcsolatba léphessen olyan technikai szakértőkkel, akik élvonalbeli termékeket terveznek a Siemens EDA eszközökkel.

Ismerje meg, hogyan lehet a HLS segítségével konvertálni a C ++ RTL-re az ASIC/FPGA rendszerhez, lehetővé téve az egyéni gyorsítókat. A munkamenet a HLS bevált gyakorlatait és valós példáit ismerteti a beágyazott rendszerek ML- és képfeldolgozásában.

Fedezze fel a magas szintű szintézist a gyors és pontos hardvergyorsító létrehozásához. Az RTL tervezésével és ellenőrzésével foglalkozunk a Wakeword algoritmussal, és bemutatjuk a Catapult AI NN-t, kiterjesztve a HLS-t Pythonra a gyorsabb AI HW fejlesztése érdekében.

Csatlakozzon hozzánk a DVCon US-nál: vegyen részt rövid workshopokon, ebédeinken, újságokon és poszterüléseinken. Látogasson el hozzánk a 301-es standon, hogy megtudja, hogyan segíthet a Siemens gyorsabban az okosabb jövő kialakításában.

Látogasson el a Siemens EDA EDA-nál, hogy a nyelvek, eszközök, módszerek és szabványok gyakorlati alkalmazására összpontosítson az elektronikus rendszerek és integrált áramkörök tervezéséhez és ellenőrzéséhez a saját áramlások javítása érdekében.

Látogasson el a Siemens EDA EDA-nál, hogy a nyelvek, eszközök, módszerek és szabványok gyakorlati alkalmazására összpontosítson az elektronikus rendszerek és integrált áramkörök tervezéséhez és ellenőrzéséhez a saját áramlások javítása érdekében.

Nézze meg Ankur Gupta előadását: Hogyan definiálja az AI újradefiniálja a félvezető tervezést az Edge számára
Szeptember 10-én, kedden 11:15 órakor

A DVCon Taiwan a tajvani félvezető és EDA-iparág tervező és ellenőrző mérnökei, kutatói és vezetői számára vezető konferencia.

Látogasson el a Siemens EDA EDA-nál, hogy a nyelvek, eszközök, módszerek és szabványok gyakorlati alkalmazására összpontosítson az elektronikus rendszerek és integrált áramkörök tervezéséhez és ellenőrzéséhez a saját áramlások javítása érdekében.

Ez a beszélgetés megmutatja, hogyan használható a HLS arra, hogy gyorsan létrehozhasson és értékelje több RTL-implementációt egy AI gyorsítóhoz egyetlen algoritmikus leírásból.

Látogasson el a Siemens elektronikus tervezés-automatizálási (EDA) szakértőire a DAC 2024, 2024. június 23-27-én, a kaliforniai San Franciscóban.

A beágyazott rendszerekben a számítási energia iránti kereslet folyamatosan növekszik. A funkciók HW gyorsítókra történő áthelyezése kulcsfontosságú. A HLS automatizálja a C ++ funkciókat az ASIC-k vagy FPGA-k HW leírásaivá konvertálásával, növelve az IP és az ML hatékonyságát.

Vegyen részt informatív oktatóanyagunkon, ebédünkben, workshopokon, dolgozatainkon és poszterüléseinken, és látogasson el kiállítási standunkra, hogy megtudja, hogyan segíthet a Siemens gyorsabban megtervezni az okosabb jövőt.

Megmutatjuk, hogyan lehet a HLS felhasználni bizonyos funkciók áttelepítésére az 5G L1 halmazból az SW-ből a HW-be. A HLS lehetővé teszi a praktikus 5G telepítéseket, amelyek egyébként nem lehetségesek.

Ez a gyakorlati osztály arra készteti a résztvevőket, hogy kidolgozzanak egy következtetési gyorsítót a HLS segítségével. A résztvevők megértik, hogyan lehet létrehozni egy egyedi következtetési gyorsítót, és az előnyöket, amelyeket egy beágyazott rendszer számára hozhat.

Fedezze fel páratlan láthatóságot és betekintést az AI SoC komplex funkcionális viselkedésébe az AIHW Tessent Embedded Analytics csapatától, valamint ismerje meg a RISC-V architektúra erejének kiaknázását ASIC és FPGA-alapú tervezésekhez.

A Catapult és a PowerPro idén elég sok ülést tartott a DAC-n, amelyben az NVIDIA és egy másik a Telechips munkamenete volt. Használja az alábbi igény szerinti linkeket a standon belüli prezentációink megtekintéséhez.

A C.E.A. olyan módszertant mutat be, amely összeköti az N2D2 és a Catapult HLS nyílt forráskódú DL keretrendszert, hogy csökkentse a hardveres gyorsítók tervezési folyamatát, lehetővé téve a lépést az új AI algoritmusokkal.

A távvezetők AXI4 master IP-címet terveztek, amely megfelel a teljes AXI4 specifikációnak a C++ HLS használatával, szoftverszerű hozzáférést biztosít a DMA-blokkokhoz, miközben nagy teljesítményt ér el több kiemelkedő és sorozatfelvétel mellett.

A HEVC kódoló (Kvazaar) implementációjának komplexitásának kezelése az FPGA-n a Catapult HLS segítségével

Dr. Panu Sjövall rávilágít arra, hogyan tudták beépített valós idejű HEVC intra kódolójukat a HW-re a Catapult HLS segítségével megvalósítani.

Ez a webinárium egy egyszerű és robusztus kvantálási módszertant mutat be, amely értéktartomány-elemzésen alapul.

A magas szintű szintézis meglehetősen forró téma volt az U2U-n Észak-Amerikában és Európában. Nézze meg az összes 2023-as U2U foglalkozásunkat.

IP szinten egy éven belül létrehoztak egy internetszolgáltatót a Catapult segítségével, ez a feladat a hagyományos RTL használatával lehetetlen lett volna. A tervezői tapasztalatoktól való függőség csökkentése érdekében bevezettünk egy mesterséges intelligenciával támogatott DSE eszközt.

Tudjon meg többet a „HLS használatával rendelkező adatáramú CNN gyorsítók kis teljesítményű és funkcionális biztonságának építészeti fejlesztései” webináriumról.

Ismerje meg, hogy a C ++ és a SystemC/matchlib HLS nem csupán a SystemC konvertálása RTL-re. A nyelvválasztásra, az architektúra feltárására, a teljesítménybecslésre és az optimalizálásra vonatkozunk, amelyek mind a versenyképes RTL gyors és olcsó biztosítására szolgálnak.

Tervezési folyamat, beleértve a HW/SW társtervezést és a HLS-t, amely lehetővé teszi a fejlesztők számára, hogy a beágyazott processzoron futó SW rendszerről egy HW alapú gyorsítóra, lazán kapcsolt busz-alapú perifériaként áttelepítsék a számítástechnikai funkciókat.

Ismerje meg, hogyan használhatja a magas szintű szintézist a Pythonról a szintetizálható RTL-re, hogy gyorsabban és könnyebben telepíthesse az egyéni mesterséges intelligencia-gyorsítót, mint azt gondolta.

Cornell bemutatja a HiSparse-t: gyorsítót ritka mátrix sűrűvektor szorzására. A HLS megvalósítását és szimulációját egyaránt használva ritka gyorsítóik ígéretes gyorsítást biztosítanak, nagyobb sávszélességgel és energiahatékonysággal.

Az FNAL bemutatja, hogy egy NN autoencoder modell megvalósítható egy sugárzástűrő ASIC-ben veszteséges adattömörítés végrehajtásához. Ez enyhíti az adatátviteli problémát, miközben megőrzi az érzékelő energiaprofiljának kritikus információit.

Az 5G szabványok bárki számára nyitják meg a hardverfejlesztés világát, aki képes a legjobb, költséghatékony termékeket készíteni. A Catapult, a Questa és a Veloce integrált, megbízható tervezési és ellenőrzési megoldásokat tesz lehetővé az 5G rendszer tervezéséhez.

～”、、。

Ezen a webináriumon megosztjuk az adatvezérelt hardvertervezés új modelljét, amely drámaian jobb hardvert és szoftvert állít elő - szigorúan optimalizált bizonyos alkalmazásokhoz.

Ez az oktatóanyag bemutatja a HLS algoritmus átalakítását egy példaalgoritmuson a teljes szoftverimplementációról egy nagy teljesítményű, hatékony implementációig, hardver és szoftver elemek keverékével.

Áttekintés arról, hogy mi a HLS, és hogyan használható alkalmazásspecifikus gyorsítók létrehozására. Megmutatja, hogyan lehet ezeket a gyorsítókat hardver és szoftver szempontból integrálni egy processzoralapú rendszerbe.

A HLS lehetővé teszi a valódi HW/SW közös tervezést a pontos partíciózás lehetővé tétele révén
az SW és a HW gyorsító közötti funkciók feltárása és cseréje
optimalizálja a buszforgalmat, a memória felhasználását és a processzor terhelését.

A HLS alkalmazását a chipek tervezéséhez a növekvő tervezési és ellenőrzési összetettség, valamint a piaci nyomásokkal szembeni idő vezérli. A HLS lehetővé teszi a tervezők számára, hogy gyorsabban forgalmazzák chipeiket a teljes tervezési és ellenőrzési folyamat lerövidítésével.

Ez a beszélgetés azt fogja vizsgálni, hogyan lehet a HLS felhasználni a kritikus tervezési kompromisszumos döntések meghozatalához szükséges adatok továbbítására, és azt mutatja be, hogyan teheti lehetővé a HLS a rendszer ellenőrzését egy MBSE áramlásban, és hogyan tudja a HLS csökkenteni az ellátási lánc kockázatait.

Annak érdekében, hogy megértsük, melyik Catapult HLS áramlás jobban megfelel a JPL-NASA igényeinknek, a Harris Corner Detector képfeldolgozó magját mind időzített C++, mind időzített SystemC-ben implementáltuk. Bemutatjuk az egyes folyamatokból levont tanulságokat.

Ez az oktatóanyag egyedi szemszögből közelíti meg a tervezési minőség kérdését.

Ez a workshop bemutatja az absztrakció különböző szintjein futó tervpéldát, feltárva azokat a különböző ellenőrzési célokat, amelyek a tervezési folyamat minden szakaszában elérhetők.

A Harvard rávilágít a High-Level Synthesis által működtetett agilis algoritmus-hardver közös tervezési és együttellenőrzési módszertanára, amely lehetővé tette számukra, hogy nagyságrenddel csökkentsék a front-end VLSI tervezési erőfeszítéseket.

Ez a munkamenet megmutatja, hogyan lehet különféle típusú gyorsítókat létrehozni a HLS segítségével, és hogyan lehet azokat integrálni a RISC-V processzortervekbe. Példaként az AI következtetési algoritmust és egy titkosítási algoritmust használunk.

Az algoritmus hardverben történő telepítése megköveteli az algoritmus és annak adatfüggőségeinek megértését. Leírunk egy automatizált módszert arra, hogy ezeket a betekintéseket egy C ++ leírásból szerezzük be az RTL-hez vezető automatizált útvonalat a HLS-en keresztül.

Az algoritmus hardverben történő telepítése megköveteli az algoritmus és annak adatfüggőségeinek megértését. Leírunk egy automatizált módszert arra, hogy ezeket a betekintéseket egy C ++ leírásból szerezzük be az RTL-hez vezető automatizált útvonalat a HLS-en keresztül.

Ez a webinárium bemutatja, hogyan lehet gyorsabban elérni az átfogó ellenőrzést magasabb szintű absztrakció mellett, de továbbra is alkalmazni az ismert és megbízható RTL-ellenőrzési technikákat.

Az előadás magas szintű technikai áttekintést nyújt a Catapult HLS platformról, amelyet jövőbeli projektjeiben használhat a fejlesztési folyamat felgyorsítása érdekében.

Ebben a kerekasztalban megvitatjuk a HW/SW társtervezés néhány érdekes megközelítését, valamint e megközelítések előnyeit és hátrányait. Házigazdája: Anoop Saha és Russell Klein a Siemensből, és csatlakozott Thierry Tambe a Harvard Egyetemről.

Ez a beszélgetés a szilíciumra összpontosít az élre, és azokra a tervezési választásokra, amelyek elősegítik a hatékony gépi tanulási algoritmusok telepítését apró, olcsó, energiatakarékos hardveren.

Az AI készen áll arra, hogy mindenütt jelen legyen a beágyazott rendszerekben. Ismerje meg, hogyan lehet hatékonyan alkalmazni a következtetéseket kis teljesítményű, számítástechnikai korlátozott eszközökön anélkül, hogy valóban hosszú hosszabbító kábelt kellene magával vinnie.

Kiemelt előadás, amely lehetővé teszi a technológiákat — a HLS-től a hardverszoftverek társtervezéséig, amely a szilícium tervezési folyamat múltját, jelenét és jövőjét, a zavarokat és a legújabb technológiai trendeket ismerteti.