Optimalizálás
Együttes optimalizálás az energia, a teljesítmény, a terület, a költség és a megbízhatóság szempontjából a szilícium, a csomag, az interpózer és a PCB között

Integrált IC-csomagolási megoldás, amely a tervezéstől és a prototípuskészítéstől a különféle integrációs technológiák, például az FCBGA, FOWLP, 2.5/3DIC és mások aláírásáig mindent lefed. 3D IC csomagolási megoldásaink segítenek leküzdeni a monolitikus méretezés korlátait.
A félvezetőipar az elmúlt 40 évben nagy előrelépéseket tett az ASIC technológiában, ami jobb teljesítményhez vezetett. De ahogy Moore törvénye közeledik a korlátaihoz, az eszközök méretezése egyre nehezebb. Az eszközök zsugorodása mostantól hosszabb időt vesz igénybe, többe kerül, és kihívásokat jelent a technológia, a tervezés, az elemzés és a gyártás terén. Így belép a 3D IC-be.
3D IC egy új tervezési paradigma, amelyet az IC technológia méretezésének csökkenő hozamai hajtanak végre, más néven Moore törvénye.
Az alternatívák közé tartozik a System-on-Chip (SOC) kisebb alfunkciókra vagy „chipletek” vagy „kemény IP” néven ismert komponensekre bontása, valamint több matricák használata a retikula mérete által előírt korlátozások leküzdésére.
Ez úgy érhető el, hogy közelebb hozza a memóriakomponenseket a feldolgozó egységekhez, csökkentve az adatokhoz való hozzáférés távolságát és késleltetését. Az alkatrészek függőlegesen is egymásra rakhatók, így rövidebb fizikai távolságot lehet elérni közöttük.
heterogén integrációnak számos előnye van, beleértve a különböző folyamat- és technológiai csomópontok keverésének képességét, valamint a 2.5D/3D összeszerelési platformok kihasználásának képességét.
3D IC tervezési megoldásaink támogatják az építészeti tervezést/elemzést, a fizikai tervezés/ellenőrzést, az elektromos és megbízhatósági elemzést, valamint a teszt/diagnosztikai támogatást a gyártási átadás révén.

Teljes körű rendszer a heterogén rendszertervezéshez, rugalmas logikai szerkesztést kínál a zökkenőmentes összekapcsoláshoz a tervezéstől a végső rendszer LVS-ig. A padlótervezési funkcionalitás támogatja a komplex heterogén tervek méretezését.

során a tervezési útválaszthatósággal és a PPA-lezárással gyorsabb tervezési ciklusidőket és elérheti a tapeoughez vezető utat. A hierarchia belüli optimalizálás biztosítja a legmagasabb szintű időzítés lezárását. Az optimalizált tervezési specifikációk jobb PPA-t biztosítanak, amely a TSMC fejlett csomópontokra tanúsított

Egyetlen platform támogatja a fejlett SIP-, chiplet-, szilícium-interpózáló-, szerves- és üveghordozó kialakítást, csökkentve a tervezési időt egy fejlett IP újrafelhasználási módszertannal. A SI/PI és a folyamatszabályok tervezett megfelelőségének ellenőrzése kiküszöböli az elemzési és a feliratozási iterációkat.

Ez a megoldás ellenőrzi a csomagösszeállítás netlistáját egy „arany” referenciahálózati listával a funkcionális helyesség biztosítása érdekében. Automatizált munkafolyamatot használ hivatalos ellenőrzéssel, percek alatt ellenőrzi a félvezető eszközök közötti összes összeköttetést, biztosítva a nagy pontosságot és hatékonyságot.

Vezesse a fizikai elrendezést a tervezés belüli elemzéssel és az elektromos szándékkal. Kombinálja a szilícium-/szerves extrakciót a SI/PI szimulációhoz technológiával pontos modellekkel. Növelje a termelékenységet és az elektromos minőséget, a prediktív elemzéstől a végső jelzésig skálázva.

Támogassa a mechanikus tárgyakat a csomag alaprajzában, lehetővé téve, hogy bármely alkatrész mechanikusnak kezelhető legyen. A mechanikus cellák szerepelnek az elemzési exportban, az XPD és az NX kétirányú támogatásával az IDX segítségével a könyvtáron keresztül, biztosítva a zökkenőmentes integrációt.


Termikus megoldás, amely magában foglalja a tranzisztoroktól a rendszerszintre, valamint a korai tervezéstől a rendszer kijelzéséig terjedő skálákat, részletes nyomásszintű hőelemzéshez, pontos csomagolási és határkörülményekkel. Csökkentse a költségeket azáltal, hogy minimalizálja a tesztchipek szükségességét, és segít azonosítani a rendszer megbízhatósági problémáit.
.png?auto=format,compress&fit=crop&crop=faces,edges&w=640&h=360&q=60)
ECAD-specifikus könyvtár- és tervezési adatok kezelése. Biztosítja a WIP adatbiztonságát és nyomon követhetőségét az összetevők kiválasztásával, a könyvtári terjesztéssel és a modell újrafelhasználásával. Zökkenőmentes PLM-integráció a termék életciklus-kezeléséhez, a gyártás koordinációjához, az új alkatrészkérésekhez és az eszközkezeléshez.

örös/chipletet kezelhet nyomásszintű és halmozott szintű teszteléssel, támogatva az IEEE szabványokat, például az 1838, 1687 és 1149.1. Teljes hozzáférést biztosít a csomagoláson belüli matrachoz, az ostya teszt validálásához, és kiterjeszti a 2D DFT-t 2.5D/3D-re, a Tessent Streaming Scan Network segítségével a zökkenőmentes integráció érdekében.

Távolítsa el az egyéni buszfunkcionális modellek (BFM) vagy ellenőrző összetevők fejlesztésére és karbantartására fordított időt. Avery Verification IP (VIP) lehetővé teszi a System and System-on-Chip (SoC) csapatok számára, hogy drámai ellenőrzési termelékenységi javulást érjenek el.

A szabadalmaztatott AI-kompatibilis technológiával működő Solido intelligens egyedi IC platform élvonalbeli áramkör-ellenőrzési megoldásokat kínál, amelyek célja a 3D IC kihívások kezelése, a szigorú jel-, teljesítmény- és hőintegritási követelmények teljesítése, valamint a fejlesztés felgyorsítása.

Biztosítsa az összeköttetések megbízhatóságát és az ESD rugalmasságát az átfogó pont-pont (P2P) ellenállás és áramsűrűség (CD) mérésekkel a szerszámban, az interpózón és a csomagoláson keresztül. Figyelembe kell venni a folyamatcsomópont és az ESD módszertani különbségeket a védelmi eszközök közötti robusztus összekapcsolással.
A chipletet azzal a megértéssel tervezték, hogy összekapcsolódik a csomagon belüli más chipletekhez. A közelség és a rövidebb összeköttetési távolság kevesebb energiafogyasztást jelent, de több változó koordinálását is jelenti, mint például az energiahatékonyság, a sávszélesség, a terület, a késleltetés és a hangmagasság.
Együttes optimalizálás az energia, a teljesítmény, a terület, a költség és a megbízhatóság szempontjából a szilícium, a csomag, az interpózer és a PCB között
Alkalmazza a tervezőmérnököket olyan hozzáférhető technológiákkal, amelyek csökkentik a szakértőkt
Méretezhetőség a heterogén adatok kezelésére és kommunikálására vállalati szintű csapatok között, valamint fenntartja a digitális folytonosságot
Az iterációk kiküszöbölése a későbbi teljesítmény és a folyamathatások korai betekintésével a folyamatos ellenőrzés révén
Kérdésekkel vagy megjegyzésekkel forduljon. Azért vagyunk itt, hogy segítsünk!