Uređaji sljedeće generacije sve više imaju složene arhitekture koje povezuju matrice okomito (3D IC) ili jedan pored drugog (2.5D) i ponašaju se kao jedan uređaj. Softver Tessent Multi-Die pruža sveobuhvatnu automatizaciju za vrlo složene zadatke dizajna za testiranje (DFT) povezane s ovim dizajnom.
Dramatično ubrzajte i pojednostavite kritične zadatke dizajna za testiranje (DFT) za integrirane sklopove sljedeće generacije (IC) temeljene na 2.5D i 3D arhitekturama s Tessent Multi-Die.
Tessent Multi-die pruža sveobuhvatno rješenje za automatizaciju DFT-a za vrlo složene zadatke povezane s 2.5D i 3D IC dizajnom i neprimjetno radi s Tessent TestKompress, Streaming Scan Network i IJTAG softverom.
Tessent Multi-Die neprimjetno se integrira s drugim Tessent proizvodima koristeći integriranu Tessent platformu.
Brži i jednostavniji DFT omogućuje IC dizajnerskim timovima brzo generiranje kompatibilnog hardvera. DFT tehnologija koja ide u korak s višedimenzionalnim dizajnom omogućuje bržu implementaciju testova i optimizirane troškove testiranja proizvodnje.
Pogledajte kako Vidya Neerkundar, Tessent Product Manager, objašnjava kako Tessent Multi-Die omogućuje potpuno automatiziranu implementaciju DFT-a za dizajne koji se skaliraju bočno (2.5D uređaji), slažu se jedan na drugi (3D) ili kombiniraju obje konfiguracije i kako arhitektura svake matrice može ostati neovisna bez obzira na logiku koju treba testirati unutar ili preko matrica.
Istražite i brže isporučite diferencijaciju proizvoda pomoću 3D heterogene integracije čvorova i čipleta optimiziranih za performanse uz vodeće 3D IC tehnološko rješenje Siemens EDA.
Suočavate se s proizvodnim ograničenjima u odnosu na veličine matrica? Ovi napredni dizajni već guraju trenutna rješenja dizajna za testiranje do krajnjih granica. U ovom radu ocrtavamo put do skalabilnih DFT rješenja u treću dimenziju kako bismo pružili pristupačan i sveobuhvatan odgovor na ovo pitanje.
DFT za čiplete mora biti opće namjene da bi se testirao samostalno i jednostavan za testiranje nakon montaže u 2.5D/3D uređajima. Naučite kako koristiti Tessent Multi-Die i još uvijek se pridržavajte standarda poput IEEE 1149.1, IEEE 1500 i IEEE 1838.
AI čipovi imaju agresivne ciljeve za vrijeme ulaska na tržište. Dizajneri mogu izbrisati značajno vrijeme odmora od DFT-a i silicija koristeći tehnike opisane u ovom radu.
.png?auto=format%2Ccompress&fit=crop&crop=faces%2Cedges&w=640&h=360&q=60)
Saznajte kako dionici dizajna za test (DFT) mogu koristiti Tessent Multi-die softver za automatizaciju vrlo složenih DFT zadataka povezanih s 2.5D i 3D dizajnom
Softver Tessent Multi-Die tvrtke Siemens EDA omogućuje automatizaciju 3D IC-ova. Preuzmite ovaj informativni list da biste saznali više o softveru Tessent Multi-Die
Intelov glavni inženjer Dave Dehnert govori o korištenju mreže Tessent Streaming Scan na velikom SoC-u.
Janusz Rajski, potpredsjednik inženjerstva u grupi Tessent predstavlja uvodnu riječ na Europskom ispitnom simpoziju 2023. o ulozi upravljanja životnim ciklusom silicija u dizajnu za testiranje (DFT).
