Provjera bez stimulusa

Potpuno automatska formalna aplikacija za traženje problema koja pronalazi duboko skrivene probleme zbog uobičajenih pogrešaka RTL kodiranja, Formal Inspection omogućuje uklanjanje širokog spektra problema bez testbenka.

Analiza povezanosti unutar Questa One SFV potpuno je automatizirano rješenje za iscrpnu provjeru statičke i dinamičke povezanosti bez potrebe za poznavanjem formalnih jezika ili jezika specifikacije svojstava.

Questa Increase Coverage automatsko je formalno rješenje za brže zatvaranje pokrivenosti kodom, koje rješava nepobitnu činjenicu provjere: neki djelić nepokrivenog koda uvijek ostaje.

Formalne VIP BIBLIOTEKE AMBA & OnChip poboljšavaju kvalitetu i smanjuju rasporede gradeći stručnost o protokolu i metodologiji u pakete tvrdnji za višekratnu upotrebu koji podržavaju popularna sučelja u industriji.

Questa One SFV Provjera svojstava iscrpno otkriva sve pogreške u dizajnu koje se mogu pojaviti, bez potrebe za posebnim poticajem za otkrivanje problema. To osigurava da provjereni dizajn bude bez problema u svim pravnim scenarijima unosa.

Analiza registra Questa One SFV automatizira iscrpnu provjeru ponašanja registra kontrole i statusa prema CSV ili IP-XACT specifikaciji registra.

Sigurnosna analiza unutar Questa One SFV potpuno je automatizirano rješenje za iscrpnu provjeru da samo putanje koje navedete može doći do sigurnosnih ili sigurnosnih elemenata za pohranu kritičnih.

Questa One SFV RTL ekvivalentnost automatski uspoređuje specifikaciju RTL i implementacijske RTL blokove koda koristeći iscrpnu formalnu analizu. Nije potrebno poznavanje formalnih jezika ili jezika specifikacije imovine.

Analiza X-osjetljivosti unutar Questa One SFV automatizirano je rješenje koje iscrpno otklanja 'X' probleme na RTL razini bez testbenka.

Siemens Questa Equivalent FPGA rješenje osigurava da protoci implementacije FPGA, poput sinteze i optimizacije mjesta i rute, ne unose funkcionalne pogreške.

Gap Free verifikacija optimizira kvalitetu digitalnih dizajna dokazujući svu funkcionalnost za sve ulaze što dovodi do neviđenih niskih stopa izbjegavanja problema.

Provjera dizajna na visokoj razini s proširenjem Questa HL-SYC pomaže u uklanjanju problema prije sinteze započinjanjem verifikacije ranije u toku.

Questa One SFV Trust Analysis koristi automatiziranu analizu za otkrivanje i prijavljivanje zabrinutosti zbog ranjivosti u pogledu sigurnosti.

Osigurava usklađenost RISC-V dizajna s ISA i funkcionalnim preduvjetima, ubrzavajući provjeru eliminirajući potrebu za izradom testbenka.

Analiza Questa One SFV FPU značajno smanjuje opterećenje verifikacije, osiguravajući točno usklađivanje implementacija s plutajućom točkom sa željenim ishodima.

Analiza zaštite od grešaka rješenje je temeljeno na formalnoj tehnologiji, koje analizira greške ubrizgavanjem i formalno provjerava njihov ishod radi sigurnosti i sigurnosti hardvera.

Aplikacija Questa Post Silicon Debug koristi formalnu analizu i sintezu svojstava kako bi brzo ukorijenila probleme u logici duboko unutar SoC-a i dokazala da popravci neće slomiti ništa drugo.