Tajvanska tvrtka za proizvodnju poluvodiča (TSMC) bila je pionir poslovnog modela livnice čistog igranja. Odabirom da ne dizajnira, proizvodi ili plasira poluvodičke proizvode pod vlastitim imenom, ključ uspjeha TSMC-a uvijek je bio usredotočiti se na uspjeh svojih kupaca. Poluvodiči proizvedeni u TSMC-u služe globalnoj bazi kupaca koja je velika i raznolika, sa širokim rasponom aplikacija koje se koriste na raznim krajnjim tržištima, uključujući pametne telefone, računarstvo visokih performansi, Internet stvari (IoT), automobilsku industriju i digitalnu potrošačku elektroniku.
TSMC
Alliance TSMC EDA smanjuje dizajnerske prepreke za usvajanje TSMC procesnih tehnologija kupaca. Kao partner EDA Alliance, Siemens EDA blisko surađuje s TSMC-ovim timovima za dizajnersku tehnologiju kako bi zadovoljio međusobne potrebe dizajna kupaca kroz omogućavanje novih značajki EDA alata koje su usklađene s planom razvoja naprednih procesa TSMC -a, kao i primjenom TSMC-ove metodologije dizajna u referentnim tokovima. Kroz ovu suradnju, TSMC i Siemens EDA omogućuju zajedničkim kupcima da bolje postignu svoj PPA cilj u kraćem vremenskom razdoblju.
Alliance TSMC EDA
TSMC tablica pokrivenosti
Siemens EDA IC portfelj | Fizička provjera | Dvostruki/višestruki uzorak | Usklađivanje uzoraka | LVS | Ekstrakcija parazita | MIN | Integritet snage i EM | Ispuniti¹ | Custom Design | Mjesto i ruta | Simulacija kruga |
14 Angstrom klasa (A14) | ✔ | ✔ | ✔ | ✔ | BRISANJE | ✔ | | ✔ | | | ✔ |
16 Angstrom klasa (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | BRISANJE | ✔ | | BRISANJE | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7nm/6nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | BRISANJE | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45nm/40nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13um/ 0,11um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0.18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificirano; WIP: rad u tijeku (od siječnja 2026.)
[1]: Calibre SmartFill je POR (Plan snimanja) ispod 20nm, a Dummy Fill iznad 20nm.
●: Tehničke datoteke pružao bi Siemens za one procesne čvorove koji još nisu certificirani. Molimo kontaktirajte Aprisa tim proizvoda za vaše zahtjeve.
Certifikacija tijeka rada IC ambalaže
Naša stalna suradnja s TSMC-om uspješno je rezultirala automatiziranom certifikacijom tijeka rada za njihovu tehnologiju integracije InFO koja je dio 3Dtkanina platforma. Za obostrane kupce ovaj certifikat omogućuje razvoj inovativnih i visoko diferenciranih krajnjih proizvoda koristeći najbolji EDA softver u klasi i vodeće napredne tehnologije integracije ambalaže u industriji.
Naši automatizirani tijekovi rada Info_OS i Info_pop dizajna su sada certificiran od strane TSMC-a. Ovi tijekovi rada uključuju Innovator3D IC, HyperLynx DRC, i Calibre nmDRC tehnologije.
Integrirani ventilator (InFO)
Kako je definirala TSMC, InFO je inovativna tehnološka platforma za integraciju sustava na razini platna, koja sadrži RDL visoke gustoće (Re-Distribution Layer) i TIV (Through InFO Via) za međusobno povezivanje visoke gustoće i performanse za različite aplikacije, poput mobilnog računanja visokih performansi itd. InFO platforma nudi različite sheme paketa u 2D i 3D koje su optimizirane za određene aplikacije.
Info_OS koristi InFO tehnologiju i ima veću gustoću 2/2µm RDL širinu/prostor linije za integriranje više naprednih logičkih čipleta za 5G mrežnu aplikaciju. Omogućuje hibridne nagore jastučića na SoC-u s minimalnim I/O nagibom od 40 µm, minimalnim nagibom izbočine C4 Cu od 130 µm i > 2X veličinom mrežice InFO na podlogama >65 x 65 mm.
Info_pop, prvi paket ventilatora na razini 3D pločica u industriji, sadrži RDL i TIV visoke gustoće za integriranje mobilnog AP-a sa slaganjem DRAM paketa za mobilne aplikacije. U usporedbi s FC_POP, Info_pop ima tanji profil i bolje električne i toplinske performanse zbog bez organske podloge i izbočine C4.
Čip na vafli na podlozi (CoWoS)
Integrira logiku i memoriju u 3D ciljanje, AI i HPC. Innovator3D IC stvara, optimizira i upravlja 3D modelom cijelog sklopa CowOS uređaja.
Vafler na vaflu (WoW)
Innovator3D IC stvara, optimizira i upravlja 3D digitalnim dvostrukim modelom koji pokreće detaljan dizajn i provjeru.
Sustav na integriranim čipovima (SOiC)
Innovator3D IC optimizira i upravlja 3D digitalnim dvostrukim modelom koji pokreće dizajn, a zatim provjeru pomoću Calibre tehnologija.