Siemens EDA događaji i webinari

Saznajte kako strategije postavljanja satova s izvještavanjem temeljenim na modulima identificiraju mogućnosti kaskadne optimizacije duboko unutar staza za uključivanje i isključivanje ventilatora i maksimiziraju uštede vate po inženjerskom satu, omogućujući dizajn male snage.

Saznajte kako vam PSS jezik omogućuje određivanje namjere provjere i korištenje Questa One za stvaranje slučajnih testova za vas; a oni se mogu "realizirati" kako bi se pokrenuli na različitim platformama, alatima i fazama provjere.

Istražite softMAX arhitekturu i mikroarhitekturu kako biste uravnotežili performanse, područje i resurse za zaključivanje na rubu. Otkrijte agilne tijekove rada FPGA dizajna kako biste išli korak s razvijajućim algoritmima.

Otkrijte kako Questa One Sim ubrzava simulaciju pomoću ParallelSIM tehnologije, ugrađenog PSS-a, rješavača ograničenja VHDL, automatskog isključivanja pokrivenosti koda i još mnogo toga za RTL, simulacije na razini vrata i pokrivenost.

Ovaj webinar predstavit će protokol uAlink, usredotočujući se na njegovu arhitekturu i ključne značajke koje omogućuju skalabilne AI sustave; zatim zaronite u bitne mogućnosti Siemens Avery UaLink Verification IP.

Ovaj webinar predstavit će protokol uAlink, usredotočujući se na njegovu arhitekturu i ključne značajke koje omogućuju skalabilne AI sustave; zatim zaronite u bitne mogućnosti Siemens Avery UaLink Verification IP.

Otkrijte sintezu na visokoj razini i njezine prednosti u brzoj i preciznoj proizvodnji hardverskih akceleratora. Pokrivat ćemo detaljni dizajn i provjeru algoritma Wake Word pomoću HLS-a.

Silosni tijekovi rada stvaraju uska grla koja usporavaju cikluse dizajna i ugrožavaju kvalitetu. Ovaj webinar uvodi novi pristup sinergističkim okruženjima za provjeru koristeći integrirani ecosystem Questa™ Developer/IVE.

Otkrijte kako Aprisa AI i Siemens EDA AI sustav povećavaju produktivnost RTL-to-GDS za 10x, učinkovitost računarskog vremena za 3x i PPA za 10%, uz ML & RL, generativni i agentički AI za ubrzano učenje i automatizaciju EDA tijeka rada.

Ovaj webinar pokazuje kako Questa One Property Assist pretvara korisničke upite u optimizirane LLM upute, preuzima LLM rješenja i predstavlja najbolje generirana SVA svojstva za korisnika.

Ovaj webinar predstavlja Questa One Sim CX, inovativno simulacijsko rješenje vođeno pokrivanjem koje revolucionira UVM provjeru automatizacijom zaključivanja pokrivenosti i podražaja, pristranjujući generiranje na neotkrivena područja.

Saznajte kako rješenje Questa One DFT Verification u kombinaciji s Tessent Silicon Lifecycle Solutions pruža evoluciju u korisničkom iskustvu i performansama za rješavanje ovih novih izazova provjere.

Saznajte kako Questa One Sim FX optimizira kampanje grešaka s mogućnostima optimizacije popisa grešaka i testnog rangiranja te besprijekornom integracijom s postojećim okruženjima testbencha i sveobuhvatnim mogućnostima analize grešaka.

Otkrijte kako se Questa Verification IQ Testplan Author integrira s alatima za upravljanje životnim ciklusom aplikacija (Siemens Polarion i Jama) kako bi pružio zajedničko rješenje za sljedivost koje transformira vaš tijek provjere

Ova sesija predstavila je transformativno rješenje povezanih platformi s pristupima vođenim podacima i integracijom umjetne inteligencije za rješavanje izazova s kojima se suočavaju međusobne ovisnosti, ograničenja i učinkovitost radne snage te osiguranje kvalitete.

Na ovom webinaru istražit ćemo kako funkcionalno ocjenjivanje kvarova poboljšava pokrivenost kvarova. Naučite prednosti integriranja funkcionalnog ocjenjivanja kvarova u DFT procese, posebno rješavanje kvarova koje se ne mogu testirati testovima skeniranja.

Ova sesija obuhvatila je Avery Verification IP for Ethernet 1.6T, Infiniband, uAlink i UEC; pružajući sveobuhvatnu pokrivenost protokola, skalabilnost i napredno uklanjanje pogrešaka za provjeru složenih dizajna za povezivanje sljedeće generacije.

Ovaj webinar će se pozabaviti kritičnom ulogom provjere sigurnosti hardvera, navodeći zašto je ključna za zaštitu modernih FPGA dizajna od RTL-a do FPGA bitstreama. Istaknuto: Bitwise tvrtke Red Balloon Security

Na ovom webinaru istražit ćemo snagu koda za ispravljanje pogrešaka i funkcionalnu pokrivenost dok RTL simulacija još uvijek radi, te kako interaktivna analiza pokrivenosti može dovesti do znatno bržeg dizajna i donošenja testbenka.

Ova sesija će pokazati kako ubrzati analizu osnovnih uzroka i smanjiti preokret pogrešaka pomoću Questa Verification IQ Regression Navigator - sljedeće generacije, suradničkog rješenja za provjeru zasnovanog na podacima zasnovanom na pregledniku.

Ova sesija će se pozabaviti naprednim značajkama Averyjevog PCIe Gen 7 Verification IP-a, uključujući dinamičko stvaranje testbenka, sofisticirano generiranje prometa, ubrizgavanje pogrešaka i provjere usklađenosti protokola

Ovaj webinar će se fokusirati na korištenje SafetyScopea tijekom ciklusa sigurnosnog dizajna: arhitektonska faza, RTL faza i faza post-sinteze. Demonstracije: FIT i ISO 26262 metrike, što ako analiza dosegne ASIL B, optimizirane liste grešaka.

Otklanjanje pogrešaka testnih stolova može biti izazov, pa će ovaj webinar pokazati mogućnosti pojednostavljenja i ubrzavanja procesa kao što su osnovno koračanje linija, dinamičko praćenje varijabli, uklanjanje pogrešaka ograničenja i vizualizacija UVM topologije

Ovaj webinar će vas opremiti sveobuhvatnim metodama sigurnosti i sigurnosne usklađenosti za rješavanje trenutnih i novih zahtjeva za FPGA dizajne koristeći FPGA provjeru ekvivalencije od RTL-a do Bitstream-a.

Ova će sesija istražiti moćne značajke pametne regresije unutar Siemens EDA-ovog Questa Verification IQ Regression Navigatora - sljedeće generacije, suradničkog rješenja za provjeru zasnovanog na AI/ML podacima.

Ovaj webinar će pokazati ograničenja postojeće provjere referentnog modela FPU C ++ u odnosu na alternativni protok pomoću formalne provjere svojstava za učinkovitu provjeru FPU dizajna; osiguravajući njihovu točnost i pouzdanost.

Saznajte više o ulozi AI/ML-a u provjeri povećanja produktivnosti. Automatizirani CI poboljšava RTL kvalitetu i razvoj. Formalna sigurnosna provjera sprječava oštećenje podataka. Otkrijte najnovije RTL simulacijske napretke.

Saznajte kako nova promjena paradigme AI/ML u cijeloj industriji omogućuje povećanje produktivnosti funkcionalne provjere uz Questa One.

Pridružite nam se kako bismo razgovarali o standardima AI/ML sučelja i o tome kako Averyjev IP i tokovi za provjeru sljedeće generacije osnažuju RTL timove da provjere dizajn protokola visokih performansi za 3DIC-ove i SoC-ove. Poboljšajte svoje strategije provjere!

Ovaj jedinstveni događaj pruža sudionicima mjesto za umrežavanje s vršnjacima, postavljanje pitanja stručnjacima i razgovor s dobavljačima koji nude širok izbor proizvoda i usluga.

Ovaj besplatni seminar Verification Academy pokazat će kako iskoristiti IP za verifikaciju sljedeće generacije za brzu provjeru dizajna protokola visokih performansi koji se koriste na današnjim 3DIC-ima i SoC-ovima. Besplatan ručak uključen.

osmoza nudi jedinstvenu priliku za povezivanje i angažman sa stručnjacima za istraživanje i razvoj i kolegama sudionicima. Ako posjedujete uvjerljivu priču o postignuću, srdačno vam upućujemo poziv da ga otkrijete na osmozi.

Konferencija Verification Futures pruža jedinstven spoj konferencijskih prezentacija, izložbi, training i sesija industrijskog umrežavanja posvećenih raspravi o izazovima s kojima se suočava verifikacija hardvera i softvera.

Od imerzivnih iskustava vođenih umjetnom inteligencijom do misaćeg vodstva na pozornici DAC-a, Siemens redefinira ono što je moguće u EDA-i. Pridružite nam se na DAC 2025 kako bismo istražili inovacije na djelu.

Kliknite da biste naučili nove tehnologije i tehnike koje možete usvojiti danas kako biste povećali produktivnost dizajna i provjere i dobili kratki pregled naše mape puta.

Kliknite da biste naučili nove tehnologije i tehnike koje možete usvojiti danas kako biste povećali produktivnost dizajna i provjere i dobili kratki pregled naše mape puta.

Serija događaja osmoze dinamična je platforma za razmjenu uspjeha postignutih primjenom formalnih tehnika za prevladavanje izazova verifikacije i povezivanje s našim uspješnim stručnjacima za istraživanje i razvoj i krajnjim korisnicima.